相變存儲器具有尺寸小、功耗低、工作速度快、抗疲勞性優(yōu)異、抗干擾能力強等優(yōu)點。隨著相變存儲器存儲密度的不斷提升,相變存儲芯片的引腳數目越來越多,引腳也越來越密集。芯片封裝的結構和方法將決定芯片使用過程中的穩(wěn)定性以及與其他電路連接的好壞,影響到芯片的性能。然而高密度多引腳陣列的封裝測試仍不成熟。對高密度多引腳陣列封裝,目前主流的貼片封裝技術和BGA封裝技術存在封裝翹曲、返修困難等問題。存儲陣列的封裝測試有助于高效的完成基本存儲單元的可靠性分析,對于存儲器的研發(fā)至關重要因此,目前迫切地需要一種能夠封裝高密度多引腳芯片的方法。本文著重研究了多引腳相變存儲陣列的封裝及測試。針對多引腳高密度芯片設計了一種新型的封裝方法,完成了高密度多引腳芯片封裝,利用半導體分析測試儀、探針臺等設備完成32Mbits相變存儲陣列的測試。該封裝方法有效解決了封裝中的翹曲問題,不會出現焊接故障,減少對溫度的敏感性,且封裝芯片可拆卸、更換。并在32Mbits相變存儲陣列封裝的基礎上完成器件性能測試,實現讀寫操作。本文搭建了一個針對多引腳相變存儲陣列的測試系統(tǒng),完成了容量為32Mbits相變存儲陣列的測試。本文采用的相變存...

【文章頁數】：66 頁

【學位級別】：碩士

【部分圖文】：

圖2-4相變存儲陣列芯片PAD植球圖相變存儲陣列的PAD表面層為Au，則無需UBM（凸塊底部金屬化），但也要做表面處理（例如，加強鈍化層、鋪重布線層、表面平坦化等）便于植球，如果PAD表面為Al，由于錫與Al不浸潤，需要在PAD表面鍍上一層NiPd....

圖2-532Mbits相變存儲陣列封裝實物圖圖2-632Mbits相變存儲陣列封裝到測試板實物圖32Mbits相變存儲陣列芯片封裝完成后的測試結果如圖2-7所示，的32M變存儲陣列芯片的相變存儲單元初始阻止為850K，在4.8V時發(fā)生相變，電變到85K....

圖2-632Mbits相變存儲陣列封裝到測試板實物圖存儲陣列芯片封裝完成后的測試結果如圖2-7所的相變存儲單元初始阻止為850K，在4.8V時發(fā)裝后的32Mbits相變存儲陣列測試為通路，并且12345678電壓(V)12345678R=850KR=85K

華中科技大學碩士學位論文陣列的各個參數，包括導通情況，導通率，閾值電壓電流，相變單態(tài)電阻以及閾值電壓電流對晶態(tài)和非晶態(tài)電阻的影響。相變存儲陣有兩種方法：1、利用探針臺扎針的方法進行測試，2、將相變存儲裝后制作測試板，利用外圍譯碼電路和控制電路選擇測試單元施加....

本文編號：3990769