隨著雷達系統(tǒng)的發(fā)展,相應的雷達模擬器對數(shù)據(jù)處理的要求也在提高。要求其具有高速大容量的模擬回波產生能力以提高模擬精度,而傳統(tǒng)的存儲器件已無法滿足上述需求。SATA2.0傳輸標準具有傳輸速率高、抗干擾能力強等優(yōu)點而成為高速大容量存儲介質硬盤的數(shù)據(jù)傳輸標準。但其主機端通過軟件進行控制,因此以FPGA為代表的部分電子系統(tǒng)鑒于上述原因而無法使用SATA2.0硬盤作為數(shù)據(jù)存儲介質。本課題對上述問題展開研究,針對雷達模擬系統(tǒng)中對數(shù)據(jù)的產生需求設計了一款基于SATA2.0協(xié)議的高速大容量存儲控制系統(tǒng)。論文主要工作如下: 1.根據(jù)所完成工作從命令級別到比特級別由高到低的不同抽象層次,設計了由命令控制層、傳輸層、鏈路層和物理層組成的SATA2.0控制器架構。設計了通過讀/寫起/始扇區(qū)地址進行操作的控制接口與工作時序及其對應操作的指令集。 2.分別設計了命令控制層、傳輸層、鏈路層和物理層各模塊的主要功能、結構、外部接口及內部工作時序。 (a).通過分析SATA2.0協(xié)議數(shù)據(jù)傳輸中幀的交互過程,設計并實現(xiàn)了由LBA地址計算模塊和DMA與PIO讀/寫控制模塊組成命令控制層。 (b).設計并實現(xiàn)了由幀組建和幀接收...

【文章頁數(shù)】：116 頁

【學位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 SATA 協(xié)議特點
    1.2 國內外研究狀況
    1.3 課題研究背景與意義
    1.4 本文研究工作和結構
第二章 SATA2.0 協(xié)議的結構與功能分析
    2.1 SATA2.0 結構分析
    2.2 應用層分析
        2.2.1 應用層結構分析
        2.2.2 應用層功能分析
    2.3 命令層分析
        2.3.1 命令層結構分析
        2.3.2 命令層功能分析
    2.4 傳輸層分析
        2.4.1 傳輸層結構分析
        2.4.2 傳輸層功能分析
    2.5 鏈路層分析
        2.5.1 鏈路層結構分析
        2.5.2 鏈路層功能分析
    2.6 物理層分析
        2.6.1 物理層結構分析
        2.6.2 物理層功能分析
    2.7 本章小結
第三章 SATA2.0 控制器功能與結構設計
    3.1 需求分析
    3.2 SATA2.0 控制器總體設計
    3.3 物理層功能結構設計
        3.3.1 GTX 模塊結構和功能
        3.3.2 OOB 模塊功能設計
    3.4 鏈路層功能結構設計
        3.4.1 鏈路層總體設計
        3.4.2 鏈路層接收部分設計
        3.4.3 鏈路層發(fā)送部分設計
    3.5 傳輸層功能結構設計
        3.5.1 傳輸層總體設計
        3.5.2 傳輸層接收部分設計
        3.5.3 傳輸層發(fā)送部分設計
    3.6 命令層功能結構設計
        3.6.1 命令層總體設計
        3.6.2 DMA 模式工作流程設計
        3.6.3 命令層工作流程設計
    3.7 本章小結
第四章 基于FPGA 的SATA2.0 控制器實現(xiàn)設計
    4.1 基于FPGA 的總體架構設計
        4.1.1 FPGA 邏輯架構分析
        4.1.2 FPGA 時序性能設計
        4.1.3 控制機制的設計
        4.1.4 總體架構設計
    4.2 命令層的設計實現(xiàn)
        4.2.1 命令層結構設計
        4.2.2 命令層時序設計
    4.3 傳輸層的設計實現(xiàn)
        4.3.1 傳輸層結構設計
        4.3.2 傳輸層時序設計
    4.4 鏈路層的設計實現(xiàn)
        4.4.1 鏈路層結構設計
        4.4.2 鏈路層時序設計
    4.5 物理層的設計實現(xiàn)
        4.5.1 物理層結構設計
        4.5.2 物理層時序設計
    4.6 關鍵模塊的設計
        4.6.1 異步時鐘系統(tǒng)設計
        4.6.2 中斷恢復系統(tǒng)設計
    4.7 本章小結
第五章 應用系統(tǒng)設計與性能分析
    5.1 應用系統(tǒng)總體設計
    5.2 數(shù)據(jù)存儲系統(tǒng)設計
        5.2.1 數(shù)據(jù)存儲系統(tǒng)硬件
        5.2.2 RS232 解碼模塊設計
        5.2.3 測試模塊設計
        5.2.4 在線調試工具Chipscope Pro
    5.3 系統(tǒng)測試與結果分析
        5.3.1 傳輸?shù)臏蚀_性測試
        5.3.2 傳輸?shù)乃俣葴y試
    5.4 應用系統(tǒng)結果分析
    5.5 本章小結
第六章 總結與展望
    6.1 總結
    6.2 展望
附錄
致謝
參考文獻
攻碩期間取得的研成果



本文編號：3977423