進入21世紀以來,航空航天領(lǐng)域?qū)?shù)據(jù)存儲設(shè)備的存取速度、容量、功耗、可靠性要求越來越高。本文的內(nèi)容基于一種由Nand Flash構(gòu)建的高速、大容量存儲陣列,重點放在高速數(shù)據(jù)流的實時存取與Flash芯片的壞塊管理。論文首先對高速大容量存儲系統(tǒng)的國內(nèi)外發(fā)展現(xiàn)狀進行分析;接著根據(jù)設(shè)計需求提出系統(tǒng)的硬件設(shè)計與軟件架構(gòu),并對高速控制模塊的數(shù)據(jù)流處理作出簡介;進而詳細論述存儲陣列模塊對存儲、回放、擦除等操作中數(shù)據(jù)流的處理與FPGA實現(xiàn);最后介紹ECC校驗技術(shù)以及壞塊管理,并對工作進行總結(jié)和展望。為解決閃存器件存儲速度慢、不能滿足高速應(yīng)用場合的需求,采用并行總線技術(shù)和流水線技術(shù),提高系統(tǒng)的存儲速度,使其能滿足高速應(yīng)用場合的需求。為解決閃存器件在工作中會發(fā)生錯誤,采用內(nèi)存糾錯(ECC)技術(shù),提高系統(tǒng)的可靠性。另外,對壞塊進行實時的回收,有效地管理大容量數(shù)據(jù)存儲器。該系統(tǒng)總存儲容量為800GB,并有高達300MB/S的輸入輸出速率。論文的研究成果已被應(yīng)用到某預研項目的存儲設(shè)備上,目前已經(jīng)通過測試和驗證。

【文章頁數(shù)】：59 頁

【學位級別】：碩士

【部分圖文】：

圖２．１寫時序??啟動非易失性自動編程操作，此時忙、閑端口?Ｒ／Ｂ＃變低，芯片內(nèi)部的寫控制??

ｔＷＨＲ??ＡＬＥ??／?＼??二＿??ｉ／〇ｘ?￣?＜ｊＥ＾￣０??Ｃ３ｂＯＴｎＡｉＳ拽?ＳＳｒＳ＇８??Ｒ／Ｂ?Ｕ??ｌ／ＣＸ？＝Ｃ?Ｓｉｉｃｃｅ＾ｆｉ；！?Ｐｒｏｇｒａｍ??Ｉｊ（Ｘ）＝１?Ｅｒｒｏｒ?ｒ．?Ｐｎｓｇｒａｒｎ??ＮＯＴＥＳ?：?ｔＡＤＬ?ｉｓ?ｔｈｅ?ｔｉｍ....

圖２．３擦除時序??首先輸入擦除操作啟動命令６０ｈ，然后輸入三個周期的地址，其中僅Ａ１４？Ａ２６??有效，而Ａ９？Ａ１３的塊內(nèi)頁尋址無效

Ｒｅａｄ?Ｏｐｅｒａｔｉｏｎ??ｔＣＬＲ??ＣＬＥ?ｒ＼ｊｌ￥?ｉＨ???ＣＥ?＼??ｙ??＾?Ｗ?？，ＣＳＤ??ｔＷＢ??ｔＡＲ??ａｌｅ?級?／?＼?＾＾＞＼?；靈??ｐ－ｔＲＣ＾?＾??ｔ職??ｉｙ〇Ｘ?＿效ＯＤｈ?Ａａｃｎ＾Ｃｏｉ．?Ａｓｄ２＾？％ｊ．－．?Ａａｄｉ＾ｏ？....

圖２．２讀時序??３）擦除??對于閃存芯片，如果要對已經(jīng)寫入數(shù)據(jù)的存儲單元再次寫入新數(shù)據(jù)，需要在??

Ｒｅａｄ?Ｏｐｅｒａｔｉｏｎ??ｔＣＬＲ??ＣＬＥ?ｒ＼ｊｌ￥?ｉＨ???ＣＥ?＼??ｙ??＾?Ｗ?？，ＣＳＤ??ｔＷＢ??ｔＡＲ??ａｌｅ?級?／?＼?＾＾＞＼?；靈??ｐ－ｔＲＣ＾?＾??ｔ職??ｉｙ〇Ｘ?＿效ＯＤｈ?Ａａｃｎ＾Ｃｏｉ．?Ａｓｄ２＾？％ｊ．－．?Ａａｄｉ＾ｏ？....

圖２．４高速數(shù)據(jù)無縫緩存操作框圖??本系統(tǒng)處理數(shù)據(jù)流為３００ＭＢ／Ｓ，故取ｎ為２，即為典型的乒乓操作［１３］，更高??

００的狀態(tài)來??判斷擦除操作是否成功。??２．３固態(tài)存儲陣列控制邏輯技術(shù)??２．３．１高速數(shù)據(jù)的無縫緩存??對于高速數(shù)據(jù)流，一般需要先無縫緩存再另行處理。下圖為一般處理技巧。???????＂ＶＩ?－－Ｊｋ??輸入數(shù)據(jù)選?參?輸入數(shù)據(jù)輸??擇控制?＃?出控制???＞后續(xù)處理??｜?....

本文編號：3966223