片上系統(tǒng)中含有大量的存儲器,常使用共享內(nèi)建自測試電路的方法測試。內(nèi)建自測試電路的插入過程受到片上系統(tǒng)的面積開銷、測試功耗與測試時間的約束。針對這個問題,將多存儲器內(nèi)建自測試建模為多目標優(yōu)化問題,并提出一種多目標聚類遺傳退火算法。該算法在遺傳算法的基礎(chǔ)上,通過存儲器聚類獲得存儲器兼容組,采用啟發(fā)式方法獲得高質(zhì)量初始解,提出一種多約束條件下不同權(quán)重的目標函數(shù),對較優(yōu)個體采用模擬退火算法規(guī)避局部最優(yōu)解風(fēng)險。實驗結(jié)果表明,該算法比遺傳算法性能更優(yōu),獲得存儲器組解進行測試,比現(xiàn)有方法測試功耗降低11.3%,或測試時間降低48.7%,節(jié)省了片上測試資源與測試時間。

【文章頁數(shù)】：7 頁

【部分圖文】：

圖1CM4模塊存儲器分布

以恩智浦半導(dǎo)體公司的某款SOC的CM4模塊為例進行存儲器分布分析。CM4模塊存儲器分布如圖1所示。圖1包含ARMCortex-M4,通過開關(guān)總線與容量256KB的TCM存儲器進行交互,Code、Sys分別為16KB的代碼總線緩存與16KB的系統(tǒng)總線緩存。外部模塊A～D內(nèi)也....

圖2典型BIST系統(tǒng)

3)對Wrapper內(nèi)存儲器進行測試,當最后一個存儲器完成測試,代表測試結(jié)束。因此,本文研究問題可以描述為對于待測試存儲器,以最小化測試時間、測試功耗和面積開銷為目標,完成存儲器的測試任務(wù)。便于形象化描述,定義符號與參數(shù)如下。

圖3MCGAA流程

多目標聚類遺傳算法步驟如圖3所示。1)基于存儲器的版圖距離與頻率進行聚類;

圖4兩種算法運行代數(shù)記錄

表4兩種算法的目標函數(shù)值Table4Objectivefunctionvaluesofthetwoalgorithms模塊名稱算法名稱目標函數(shù)值次數(shù)CM4GA0.2292MCGAA0.17180.17110ImagingGA0.1....

本文編號：3948358