為了有效地支持神經(jīng)網(wǎng)絡中精度變化的權(quán)重參數(shù)的乘法計算,針對多種神經(jīng)網(wǎng)絡的參數(shù)位寬需求和單比特乘法器存在的性能下降問題,結(jié)合卷積計算中特征圖復用的特點,提出基于精度可變乘法器的脈動陣列結(jié)構(gòu).將被多次使用的乘數(shù)的兩比特積寄存在查找表中,從而將乘法操作轉(zhuǎn)化為查表操作,設計支持偶數(shù)比特精度的兩比特串行乘法器;基于該串行乘法器的處理單元作為脈動陣列的基本組成部分,在計算開始之前將特征圖加載至相應位置,計算過程中完成乘累加計算和數(shù)據(jù)控制.相鄰的處理單元局部連接可構(gòu)成任意所需規(guī)模的脈動陣列.實驗結(jié)果表明,基于Xilinx ZCU102現(xiàn)場可編程邏輯門陣列平臺,提出的精度可變乘法器,相比于最先進的單比特乘法器,資源歸一化性能提升1.8倍,并且在多種神經(jīng)網(wǎng)絡上的性能平均提升80%.

【文章頁數(shù)】：7 頁

【部分圖文】：

圖1兩比特串行乘法器

由上述兩比特串行乘法運算過程設計兩比特串行乘法器，如圖1所示.考慮到兩比特積在串行計算過程中會被多次使用到，且其可能的所有取值是可知的，因此將兩比特積的所有取值的絕對值作為查找表（LookupTable,LUT）.串行計算過程中通過查表得到絕對值，絕對值有四種取值：0,B,2....

圖2加載過程數(shù)據(jù)通路

特征圖加載過程的數(shù)據(jù)通路如圖3中的紅色線路所示.減法計數(shù)器有LD和EN兩個控制信號：LD有效則計數(shù)器將當前傳遞進來的cnt值加載為當前計數(shù)值；EN有效則計數(shù)器進行減1計數(shù).當前計數(shù)值大于0時EN有效，通過減法計數(shù)器控制特征圖的流動.EN信號也是串行乘法器的查找表更新信號Upd，如....

圖3計算過程數(shù)據(jù)通路

計算過程的數(shù)據(jù)通路如圖3中紅色線路所示.乘累加操作由兩比特串行乘法器和加法器完成.從上方相鄰PE接受輸入部分和Sin，從左側(cè)相鄰PE接受權(quán)重W，將輸出部分和Sout傳遞給下方相鄰PE，將權(quán)重W傳遞給右側(cè)相鄰PE.接受來自左側(cè)相鄰PE的start信號開始計算，計算完成后將done信....

圖4脈動陣列結(jié)構(gòu)

將處理單元縱橫連接即構(gòu)成脈動陣列，脈動陣列局部連接的特點可以實現(xiàn)任意規(guī)模的脈動陣列.一個nr×nr的脈動陣列表示其水平方向和垂直方向都由nr個處理單元構(gòu)成.如圖4所示，一個nr×nr的脈動陣列包括nr個特征圖緩沖FB、nr個權(quán)重緩沖WB、nr個輸出和緩沖SB.控制信號Bit＿wi....

本文編號：3931218