隨著社會(huì)的進(jìn)步和科技的發(fā)展,現(xiàn)代人類活動(dòng)產(chǎn)生的信息量越來越大,人們對(duì)信息存儲(chǔ)系統(tǒng)的速度、容量、功耗和可靠性要求越來越高。如何開發(fā)出高效率高質(zhì)量的視頻存儲(chǔ)系統(tǒng),實(shí)時(shí)準(zhǔn)確的存儲(chǔ)大量高速視頻數(shù)據(jù)是本文研究的重點(diǎn)。 本文首先介紹研究的背景,然后根據(jù)任務(wù)要求給出系統(tǒng)硬件設(shè)計(jì),最后詳細(xì)介紹了系統(tǒng)邏輯設(shè)計(jì)。系統(tǒng)針對(duì)所選用的MC1362高速COMS相機(jī),以NAND Flash Memory作為基本存儲(chǔ)器件,構(gòu)成容量為100GB的存儲(chǔ)陣列作為數(shù)據(jù)的高速無損存儲(chǔ)器。本文重點(diǎn)研究了NAND Flash芯片的工作方式和高速CMOS相機(jī)輸出數(shù)據(jù)的特點(diǎn),在FPGA內(nèi)部設(shè)計(jì)和實(shí)現(xiàn)了對(duì)NAND Flash芯片陣列的讀取、寫入、擦除和壞塊管理等控制模塊,以及對(duì)高速相機(jī)輸出的高速數(shù)據(jù)的串行轉(zhuǎn)并行處理模塊,實(shí)現(xiàn)了對(duì)高速相機(jī)輸出的500MB/s的高速數(shù)據(jù)的實(shí)時(shí)存儲(chǔ)。在存儲(chǔ)任務(wù)完成后,通過集成在FPGA中的高速讀取模塊和干兆以太網(wǎng)接口將所存儲(chǔ)的數(shù)據(jù)上傳到上位機(jī)。 論文的研究成果已應(yīng)用在某裝備系統(tǒng)中,試驗(yàn)結(jié)果證明了系統(tǒng)設(shè)計(jì)的合理性。

【文章頁數(shù)】：71 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 引言
    1.2 國內(nèi)外研究現(xiàn)狀
    1.3 本文研究?jī)?nèi)容
第二章 系統(tǒng)總體設(shè)計(jì)
    2.1 系統(tǒng)核心器件分析
        2.1.1 高速相機(jī)與Camera Link接口
        2.1.2 系統(tǒng)指標(biāo)和存儲(chǔ)介質(zhì)選擇
    2.2 系統(tǒng)設(shè)計(jì)
        2.2.1 系統(tǒng)技術(shù)要求
        2.2.2 硬件系統(tǒng)構(gòu)成
第三章 控制模塊設(shè)計(jì)與實(shí)現(xiàn)
    3.1 控制板總體設(shè)計(jì)
        3.1.1 控制板總體結(jié)構(gòu)
        3.1.2 控制板與上位機(jī)通信
        3.1.3 控制板與相機(jī)通信
        3.1.4 控制板與存儲(chǔ)陣列通信
    3.2 控制板邏輯設(shè)計(jì)與實(shí)現(xiàn)
        3.2.1 s3c2440內(nèi)部上位機(jī)通信程序設(shè)計(jì)
        3.2.2 FPGA內(nèi)部s3c2440通信模塊設(shè)計(jì)
        3.2.3 FPGA內(nèi)部存儲(chǔ)板控制模塊設(shè)計(jì)
        3.2.4 FPGA內(nèi)部相機(jī)控制模塊設(shè)計(jì)
第四章 存儲(chǔ)模塊設(shè)計(jì)與實(shí)現(xiàn)
    4.1 存儲(chǔ)板總體設(shè)計(jì)
        4.1.1 NAND Flash分析
        4.1.2 存儲(chǔ)板總體結(jié)構(gòu)
    4.2 存儲(chǔ)板邏輯設(shè)計(jì)與實(shí)現(xiàn)
        4.2.1 寫入模塊邏輯設(shè)計(jì)
        4.2.2 讀取模塊邏輯設(shè)計(jì)
        4.2.3 擦除模塊邏輯設(shè)計(jì)
        4.2.4 地址傳輸模塊邏輯設(shè)計(jì)
第五章 系統(tǒng)調(diào)試
    5.1 系統(tǒng)硬件改進(jìn)
        5.1.1 系統(tǒng)與上位機(jī)通信方式改進(jìn)
        5.1.2 相機(jī)信號(hào)分配改進(jìn)
    5.2 NAND Flash位反轉(zhuǎn)與壞塊問題處理
    5.3 FPGA內(nèi)部程序調(diào)試
        5.3.1 存儲(chǔ)板寫入模塊改進(jìn)
        5.3.2 針對(duì)幀信號(hào)的改進(jìn)
        5.3.3 存儲(chǔ)板與控制板數(shù)據(jù)傳輸邏輯改進(jìn)
結(jié)束語
致謝
參考文獻(xiàn)
研究生期間研究成果



本文編號(hào)：3911136