X64是國防科學技術(shù)大學設計并實現(xiàn)的一款流處理器,它在保持靈活的可編程性同時,努力減少與固定功能處理器計算性能與功效的差距。X64采用了不同于向量處理器的VLIW和SIMD結(jié)構(gòu),集成了大量計算單元以滿足媒體應用對計算性能的要求,同時采用了針對性的三級存儲層次結(jié)構(gòu),充分開發(fā)流應用的特殊數(shù)據(jù)局域性,降低了對片外存儲器的帶寬要求。測試表明,相對傳統(tǒng)可編程處理器,X64流處理器體系結(jié)構(gòu)具有很高的計算性能和較低的功耗,可擴展能力高。 本論文以X64流處理器體系結(jié)構(gòu)為基礎(chǔ),著重研究流處理器中存儲系統(tǒng)的設計和完善方法,目標是通過提高存儲系統(tǒng)的效率使流處理器適用于科學計算等更廣的應用范圍。論文中對X64的三級存儲層次結(jié)構(gòu)的優(yōu)點和不足進行分析,論證了改進流存儲層次結(jié)構(gòu)的必要性和可行性。針對流應用中各種可用的并行性和局域性,我們設計并實現(xiàn)了由異構(gòu)處理器共享的二級緩存子系統(tǒng),并對片外存儲層次進行改進,完善了原有的存儲層次結(jié)構(gòu)。為保證正確性和可靠性,我們在設計的各階段及各集成層次上對流存儲系統(tǒng)進行了充分的驗證。論文中還詳細描述了對層次并行流存儲系統(tǒng)的性能進行評測的方法和過程,根據(jù)評測結(jié)果分析了設計的合理性和高...

【文章頁數(shù)】：69 頁

【學位級別】：碩士

【部分圖文】：

圖2.1流存儲系統(tǒng)總體結(jié)構(gòu)

對流處理器存儲系統(tǒng)的改進是在原有存儲層次基礎(chǔ)之上進行完善，通過盡可能開發(fā)應用中可利用的并行性和局域性實現(xiàn)的。根據(jù)處理器的特殊應用環(huán)境，我們設計了由異構(gòu)處理器共享的二級緩存子系統(tǒng)，并改進了片外存儲層次，完善后的流存儲系統(tǒng)結(jié)構(gòu)如圖2.1所示。HOStCPUSlrea們以Pr0CeS....

圖2.35盯結(jié)構(gòu)川2.3.2共享二級緩存子系統(tǒng)設計

.2共享二級緩存子系統(tǒng)設計2.1二級緩存緩存(Level2Cache)設計成由標量處理器與流處理器共享的形式，以充分利用標量處理器與流處理器由于結(jié)構(gòu)和處理方式的不同，在訪存行為和存儲帶寬要較大差異，共享LZC設計既可提高處理器性能，又能自適應地為不同的處理器間，有效利用存儲空間。....

圖2.5LZC流水線結(jié)構(gòu)

計LZC的主要目標是減少處理器與片外存儲器的性能差距，這要求LZC具有率。對于傳統(tǒng)標量處理器，增大Cache容量可以捕獲更多的數(shù)據(jù)空間和時間局高命中率。對于流處理器，提高Cache命中率可以采用數(shù)據(jù)預取技術(shù)，開發(fā)流式的特殊局域性。2.2預取緩存應用具有特殊的存儲訪問模式，根據(jù)[2....

圖2.7總線接口單元總體結(jié)構(gòu)

總線接口單元是芯片與外部總線的接口，負責將芯片內(nèi)部對DDR的訪問請求轉(zhuǎn)換成對片外總線的請求信號。這里，BIU屬于共享二級緩存子系統(tǒng)的組成部分。它的總體結(jié)構(gòu)如圖2.7所示，主要包括三個模塊:請求管理隊列、總線主設備和返回數(shù)據(jù)隊列。戛戛....

本文編號：3909898