隨著半導(dǎo)體工藝技術(shù)的不斷發(fā)展,微處理器與主存速度差距的日益擴(kuò)大,現(xiàn)代處理器都需要在片內(nèi)設(shè)置一級或多級cache來緩解越來越嚴(yán)重的訪存壓力。此外,隨著芯片容量的不斷擴(kuò)大,多核與多線程結(jié)構(gòu)正成為當(dāng)代處理器設(shè)計的主流。這些結(jié)構(gòu)通過開發(fā)線程級并行性,極大地提高了處理器的計算吞吐率,但同時也對處理器存儲子系統(tǒng)的訪存吞吐能力提出了嚴(yán)重的挑戰(zhàn)。處理器設(shè)計者需要在固定的芯片面積內(nèi)權(quán)衡和折衷,或者增加內(nèi)核數(shù)量或線程數(shù)量以獲得更高的計算能力,或者增加片內(nèi)Cache容量來提高處理器的訪存能力,從而使這兩種能力達(dá)到相互平衡,避免任何一種能力成為性能瓶頸。將壓縮技術(shù)應(yīng)用于片內(nèi)cache數(shù)據(jù)的保存,能顯著增加cache的有效容量,減少cache失效,緩解處理器計算能力與其訪存壓力之間的矛盾,使上述權(quán)衡向計算能力傾斜。但是,壓縮cache技術(shù)也會給處理器的性能帶來負(fù)面影響,因為,它在處理器的訪存延遲中加入了數(shù)據(jù)解壓縮的延遲開銷,使cache的命中延遲增加。為此,本文以提升系統(tǒng)性能為目標(biāo),從簡化壓縮編碼算法降低解壓縮延遲,優(yōu)化壓縮cache層次結(jié)構(gòu),改善壓縮cache替換策略等幾個方面著手,對壓縮cache的性能優(yōu)化...

【文章頁數(shù)】：115 頁

【部分圖文】：

圖1.11980年以來存儲器和CPU性能隨時間而提高的情況(以1980年時的性能為基準(zhǔn))

圖1.11980年以來存儲器和CPU性能隨時間而提高的情況(以1980年時的性能為基準(zhǔn))Cache是位于處理器內(nèi)核與主存之間的一級或多級速度快、容量較小的高速緩沖存儲器，它與主存一道形成層次式訪存結(jié)構(gòu)，以便減少具有高延遲開銷的主存訪問次數(shù)，提高系統(tǒng)性能。在使用caehe訪存結(jié)構(gòu)的....

圖1.2Cache子塊大小對內(nèi)部碎片的影響

圖1.2Cache子塊大小對內(nèi)部碎片的影響1.3壓縮cache性能優(yōu)化的方法將壓縮技術(shù)應(yīng)用于cache數(shù)據(jù)的保存帶來了兩個方面的影響:一方面，由于它能夠顯著增加。ache的有效容量，降低cache失效率，從而能夠減少處理器的平均訪存時間。但是另一方面，壓縮cache在處理器的訪....

圖2.1動態(tài)常見值字典結(jié)構(gòu)

G.Keramidas等研究者設(shè)計了一種可動態(tài)改變字典入口的常見值壓縮算法【71]。算法利用了低功耗caehe技術(shù)中的。aehe衰退(caehedee叮)技術(shù)來使字典中的常見值動態(tài)變化。如圖2.1所示，該算法給每個字典入口關(guān)聯(lián)一個衰退計數(shù)器，如果系統(tǒng)訪問的。ache行中沒有壓縮....

圖2.2MXT系統(tǒng)中的L3cache行通過CTT映射到物理的壓縮存儲行壓縮主存的一個重要實例是IBM的存儲擴(kuò)展技術(shù)[3](MemoryExPand

國防科學(xué)技術(shù)大學(xué)研究生院博士學(xué)位論文儲層次間交換數(shù)據(jù)時，可以直接按照數(shù)據(jù)的壓縮形式進(jìn)行傳輸，從的解壓縮開銷，節(jié)省數(shù)據(jù)傳輸?shù)膸挕?.1主存以及片內(nèi)L2/L3Cache壓縮結(jié)構(gòu)壓縮技術(shù)應(yīng)用于主存，其目的主要是為了以較低的硬件成本來增加量，減少與磁盤外存之間代價高昂的頁面交換的次數(shù)，....

本文編號：3905303