發(fā)布時(shí)間：2024-01-31 01:19

　　提出了一種安全高可靠處理單元架構(gòu)設(shè)計(jì),該設(shè)計(jì)方法采用鎖步處理器、基于FPGA的安全組件和電源監(jiān)控實(shí)現(xiàn)系統(tǒng)級(jí)安全的交叉驗(yàn)證機(jī)制,保證了高安全性和高可靠性。鎖步處理器將關(guān)鍵硬件資源實(shí)現(xiàn)冗余,這種大規(guī)模冗余的主要好處是讓CPU能夠檢測(cè)內(nèi)核及主要子模塊中經(jīng)常以軟錯(cuò)誤出現(xiàn)的單點(diǎn)失效。通過采用FPGA邏輯分離主要功能(電源)和故障安全裝置(監(jiān)控、檢測(cè)和安全狀態(tài)控制等)減少潛在失效和共性失效。處理器和安全組件交叉檢驗(yàn)類似于監(jiān)控定時(shí)的問詢功能,提供系統(tǒng)外部檢測(cè),并提供了進(jìn)一步保證故障檢測(cè)的另一冗余。

【文章頁數(shù)】：2 頁

【部分圖文】：

圖1冗余架構(gòu)

1高安全高可靠處理單元架構(gòu)高安全高可靠的處理單元常使用2個(gè)CPU執(zhí)行安全輸出的外部比較，如圖1所示。這種架構(gòu)采用的是冗余的容錯(cuò)方法。然而，這種架構(gòu)非常復(fù)雜，再加上軟件同步和PCB空間限制等因素，給這種架構(gòu)造成挑戰(zhàn)和障礙。且隨著數(shù)量不斷增加，引入了故障源，安全性和可靠性隨之降低。....

圖2安全架構(gòu)

為提高安全和可靠性，提出了使用在鎖步模式下運(yùn)行的多核CPU，包含電源監(jiān)控和基于FPGA的安全看門狗、故障檢測(cè)、故障邏輯等安全組件的設(shè)計(jì)方案，如圖2所示。此方案能夠監(jiān)控CPU并控制故障安全狀態(tài)，提高了集成度。采用鎖步模式，并將監(jiān)控功能集成到了電源監(jiān)控和FPGA提高了安全性，增加了靈....

圖3WD邏輯狀態(tài)圖

安全看門狗采用FPGA邏輯實(shí)現(xiàn)，用于監(jiān)控CPU,CPU上運(yùn)行安全相關(guān)軟件周期性出發(fā)該功能。CPU的安全要求由安全看門狗邏輯的窗口時(shí)間WD特性滿足。該特性要求CPU在每次窗口開啟時(shí)刷新WD。WD基于提問和回答邏輯。CPU和WD邏輯使用一個(gè)默認(rèn)的LFSR值運(yùn)行預(yù)定的計(jì)算。CPU在WD....

本文編號(hào)：3890702