本文關(guān)鍵詞：計(jì)算機(jī)直接制版機(jī)數(shù)據(jù)適配卡的研究，由筆耕文化傳播整理發(fā)布。

【摘要】：發(fā)排卡處于PC(personal)端和輸出設(shè)備之間，是印刷行業(yè)中非常重要的設(shè)備[1]。近些年來，CTP(computer-to-plate)設(shè)備使用的發(fā)排卡大多為PCI(Peripheral Computer Interface,計(jì)算機(jī)外圍接口)發(fā)排卡。然而隨著計(jì)算機(jī)的不斷發(fā)展，使用PCI發(fā)排卡會(huì)帶來多方面的實(shí)際問題，如PCI發(fā)排卡需要匹配一定性能的計(jì)算機(jī)主板、數(shù)據(jù)線很長(zhǎng)并且重，經(jīng)常會(huì)出現(xiàn)發(fā)排卡與設(shè)備電路板之間接觸不好的現(xiàn)象；另外一個(gè)主要的原因是由于市場(chǎng)競(jìng)爭(zhēng)激烈，發(fā)排卡的核心技術(shù)為國(guó)外少數(shù)專業(yè)公司所壟斷，因此，很多企業(yè)不得不針對(duì)自己公司的CTP設(shè)備來定制他們自己的發(fā)排卡，這樣就提高了產(chǎn)品的生產(chǎn)成本。為此迫切需要研發(fā)一種與PC機(jī)的型號(hào)和所采用的操作系統(tǒng)無關(guān)的發(fā)排卡，以滿足企業(yè)自身發(fā)展、提升市場(chǎng)競(jìng)爭(zhēng)力的需求。 目前，在印刷業(yè)還有部分企業(yè)還在使用計(jì)算機(jī)外圍接口的發(fā)排卡；而有一部分CTP廠商已經(jīng)自己研發(fā)并投入使用了USB發(fā)排卡。USB發(fā)排卡因其高速，方便，支持熱插拔等優(yōu)點(diǎn)而倍受歡迎；還有極少一部分CTP廠商已經(jīng)開始使用網(wǎng)絡(luò)發(fā)排卡。和USB發(fā)排卡相比，網(wǎng)口發(fā)排卡有很強(qiáng)大的組網(wǎng)能力，在分布式發(fā)排印刷領(lǐng)域具有廣泛的應(yīng)用前景和迫切的應(yīng)用需求；但是由于網(wǎng)絡(luò)發(fā)排卡技術(shù)引入遲、并且開發(fā)難度高，僅有很少的廠家開始使用。 針對(duì)高速網(wǎng)絡(luò)發(fā)排卡的應(yīng)用需求，本文設(shè)計(jì)了一款基于FPGA[2](Field-Programmable GateArray，，即現(xiàn)場(chǎng)可編程門陣列)芯片與千兆以太網(wǎng)口相結(jié)合同時(shí)外加大容量存儲(chǔ)SDRAM(Synchronous Dynamic Random Access Memory，同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)芯片的發(fā)排卡。在深入分析了以太網(wǎng)物理層和FPGA的通信原理，以太網(wǎng)數(shù)據(jù)幀結(jié)構(gòu)、SDRAM工作原理基礎(chǔ)上，系統(tǒng)的開展了PHY與FPGA的接口設(shè)計(jì)，F(xiàn)PGA的內(nèi)部邏輯設(shè)計(jì)和數(shù)據(jù)傳輸協(xié)議設(shè)計(jì)，SDRAM配置與訪問控制設(shè)計(jì)等等。在所設(shè)計(jì)的系統(tǒng)中，對(duì)物理層的數(shù)據(jù)處理和通信通過使用千兆PHY芯片88E1111來完成；在FPGA的設(shè)計(jì)中，涉及到與PHY接口的設(shè)計(jì)如GMII,RGMII，對(duì)數(shù)據(jù)包的識(shí)別、打包、解包，對(duì)數(shù)據(jù)的存儲(chǔ)、對(duì)SDRAM的訪問控制、和上位機(jī)通信協(xié)議的設(shè)計(jì)、CRC校驗(yàn)、和CTP設(shè)備的接口設(shè)計(jì)等各功能模塊的設(shè)計(jì)。 本系統(tǒng)使用Verilog硬件描述語言進(jìn)行設(shè)計(jì)，結(jié)合Altera公司的Quartus II11.0開發(fā)平臺(tái)、以及Modelsim仿真軟件實(shí)現(xiàn)對(duì)各模塊代碼的設(shè)計(jì)編寫，功能仿真，以及布局布線；通過在線調(diào)試工具SignalTap邏輯分析儀對(duì)系統(tǒng)各功能模塊進(jìn)行驗(yàn)證，最終在開發(fā)板上進(jìn)行板級(jí)設(shè)計(jì)、制作、調(diào)試與驗(yàn)證。 實(shí)驗(yàn)結(jié)果表明，所設(shè)計(jì)制造的千兆網(wǎng)口數(shù)據(jù)發(fā)排卡實(shí)現(xiàn)了原有PCI發(fā)排卡的功能，在對(duì)系統(tǒng)的適應(yīng)性、傳輸速度、未來的組網(wǎng)能力等方面具有明顯的優(yōu)勢(shì)。各項(xiàng)參數(shù)指標(biāo)達(dá)到預(yù)期的要求，且系統(tǒng)的開發(fā)成本低，周期短，可應(yīng)用于其他的類似電子系統(tǒng)的設(shè)計(jì)。
【關(guān)鍵詞】：發(fā)排卡 FPGA CTP Verilog 以太網(wǎng)數(shù)據(jù)幀
【學(xué)位授予單位】：杭州電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類號(hào)】：TP334.7
【目錄】：

• 摘要5-6
• ABSTRACT6-10
• 第一章 緒論10-15
• 1.1 研究目的及意義10-11
• 1.2 CTP 系統(tǒng)簡(jiǎn)介11-12
• 1.2.1 發(fā)排卡在印刷流程中的位置11
• 1.2.2 CTP 系統(tǒng)構(gòu)成11-12
• 1.3 國(guó)內(nèi)外發(fā)展?fàn)顩r及存在的問題12-13
• 1.4 論文的主要工作和內(nèi)容安排13-15
• 第二章 網(wǎng)絡(luò)發(fā)排卡的理論基礎(chǔ)15-20
• 2.1 千兆以太網(wǎng)基礎(chǔ)簡(jiǎn)介15-17
• 2.1.1 以太網(wǎng)協(xié)議參考模型15-16
• 2.1.2 物理層技術(shù)16-17
• 2.1.3 物理層技術(shù)17
• 2.2 生成 FCS 序列的算法17-18
• 2.3 鎖相環(huán)技術(shù)18-19
• 2.4 SDRAM 基本概念19
• 本章小結(jié)19-20
• 第三章 發(fā)排卡系統(tǒng)框架設(shè)計(jì)20-28
• 3.1 網(wǎng)絡(luò)發(fā)排卡技術(shù)需求分析20-22
• 3.2 系統(tǒng)方案設(shè)計(jì)22-24
• 3.2.1 系統(tǒng)功能原理22
• 3.2.2 系統(tǒng)各功能模塊劃分22-24
• 3.2.3 系統(tǒng)的數(shù)據(jù)傳輸流程24
• 3.3 芯片選型24-27
• 3.3.1 FPGA 器件選型25-26
• 3.3.2 物理芯片選型26
• 3.3.3 SDRAM 選型26-27
• 本章小結(jié)27-28
• 第四章 系統(tǒng)各模塊功能實(shí)現(xiàn)28-68
• 4.1 FPGA 的設(shè)計(jì)流程28-29
• 4.2 Signal Tap 邏輯分析儀簡(jiǎn)介29-32
• 4.3 以太網(wǎng)數(shù)據(jù)幀解析模塊設(shè)計(jì)32-41
• 4.3.1 媒體無關(guān)接口簡(jiǎn)介32-34
• 4.3.2 媒體無關(guān)接口設(shè)計(jì)與測(cè)試34-35
• 4.3.3 本系統(tǒng)數(shù)據(jù)幀格式35
• 4.3.4 模塊程序設(shè)計(jì)35-36
• 4.3.5 模塊驗(yàn)證36-41
• 4.4 一級(jí)二級(jí)緩存控制模塊設(shè)計(jì)41-42
• 4.4.1 異步 FIFO 簡(jiǎn)介41-42
• 4.4.2 一級(jí)異步 FIFO 緩存模塊設(shè)計(jì)42
• 4.4.3 二級(jí)異步 FIFO 緩存模塊設(shè)計(jì)42
• 4.5 SDRAM 數(shù)據(jù)緩存模塊設(shè)計(jì)42-57
• 4.5.1 SDRAM 的內(nèi)部基本操作42-46
• 4.5.2 SDRAM 控制器設(shè)計(jì)46-50
• 4.5.3 模塊驗(yàn)證50-57
• 4.6 命令回傳模塊設(shè)計(jì)與測(cè)試57-63
• 4.6.1 數(shù)據(jù)幀格式定義57
• 4.6.2 模塊設(shè)計(jì)57-58
• 4.6.3 模塊驗(yàn)證58-63
• 4.7 并口數(shù)據(jù)輸出控制模塊實(shí)現(xiàn)63-64
• 4.8 上位機(jī)軟件簡(jiǎn)介64-65
• 4.9 系統(tǒng)設(shè)計(jì)中的問題及解決方法65-66
• 4.10 系統(tǒng)整體測(cè)試66-67
• 本章小結(jié)67-68
• 第五章 結(jié)束語68-69
• 致謝69-70
• 參考文獻(xiàn)70-76

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 謝文華;高文華;;FPGA異步FIFO設(shè)計(jì)中的問題與解決辦法[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2009年08期

2 徐海銘;程月東;劉榮林;陶建中;于宗光;;高速異步FIFO設(shè)計(jì)[J];電子與封裝;2009年06期

3 王海芹;汪生燕;邊雪清;;OSI參考模型與TCP/IP協(xié)議模型的比較[J];青海國(guó)土經(jīng)略;2009年05期

4 童子權(quán);賈俊;;采用FPGA的高速數(shù)據(jù)采集系統(tǒng)[J];國(guó)外電子測(cè)量技術(shù);2008年12期

5 王海華;;SignalTap Ⅱ在FPGA系統(tǒng)調(diào)試中的應(yīng)用[J];黃石理工學(xué)院學(xué)報(bào);2009年02期

6 劉宇;王艷;周小剛;;一種MII/RMII/SMII可復(fù)用以太網(wǎng)接口收發(fā)器IP核設(shè)計(jì)[J];中國(guó)集成電路;2011年08期

7 范忠;張紅梅;;模擬鑒相器在鎖相環(huán)中應(yīng)用[J];機(jī)床電器;2010年06期

8 吳士萍,車娟,黃君凱;基于Verilog的循環(huán)冗余校驗(yàn)(CRC)的實(shí)現(xiàn)[J];暨南大學(xué)學(xué)報(bào)(自然科學(xué)與醫(yī)學(xué)版);2004年01期

9 王皚;佘丹妮;;基于EP2C8Q208C8型FPGA等精度頻率測(cè)量?jī)x設(shè)計(jì)[J];計(jì)算技術(shù)與自動(dòng)化;2012年01期

10 孫秀桂;張洪斌;張樹朝;;基于LabVIEW的軟件數(shù)字鎖相環(huán)實(shí)現(xiàn)[J];科學(xué)技術(shù)與工程;2010年01期

中國(guó)博士學(xué)位論文全文數(shù)據(jù)庫(kù) 前1條

1 裴科;PRSoC三層服務(wù)架構(gòu)及其URAP協(xié)議研究[D];太原理工大學(xué);2010年

  本文關(guān)鍵詞：計(jì)算機(jī)直接制版機(jī)數(shù)據(jù)適配卡的研究，由筆耕文化傳播整理發(fā)布。

本文編號(hào)：384454