目前,EPA協(xié)議棧的實(shí)現(xiàn)是基于ARM嵌入式處理器和μC/OS-Ⅱ等嵌入式操作系統(tǒng)的。軟件實(shí)現(xiàn)方法存在時(shí)鐘同步精度不高,通信調(diào)度性能沒(méi)有充分發(fā)揮,協(xié)議棧的穩(wěn)定性也有待加強(qiáng)等問(wèn)題。而專用EPA通信芯片的引入將很好的解決上述問(wèn)題。目前芯片設(shè)計(jì)通用的方法是采用FPGA來(lái)實(shí)現(xiàn)芯片功能,完成芯片原型的開(kāi)發(fā)與驗(yàn)證。 本文在深入研究EPA協(xié)議的原理和硬件實(shí)現(xiàn)方法的基礎(chǔ)上,提出一種基于FPGA的EPA協(xié)議棧的實(shí)現(xiàn)方法。主要研究?jī)?nèi)容及創(chuàng)新點(diǎn)包括以下方面: 1、以ATMEL AT91R40008微控制器和ALTERA CycloneⅡFPGA為核心控制芯片,設(shè)計(jì)了一套EPA協(xié)議棧的FPGA開(kāi)發(fā)平臺(tái)。并開(kāi)發(fā)了基于該平臺(tái)的網(wǎng)卡AX88796L驅(qū)動(dòng)程序。 2、完成了PTP時(shí)鐘同步算法設(shè)計(jì)。并提出了一種基于加權(quán)最小二乘法的從時(shí)鐘頻率自補(bǔ)償算法。該算法采用從時(shí)鐘頻率自補(bǔ)償算法解決了每?jī)纱蜳TP同步之間時(shí)鐘漂移偏差逐步擴(kuò)大的問(wèn)題,并引入加權(quán)最小二乘法來(lái)求取頻率自補(bǔ)償算法中的動(dòng)態(tài)補(bǔ)償值。測(cè)試結(jié)果表明,算法的引入顯著提高了PTP的同步精度,同步精度達(dá)到1us。 3、開(kāi)發(fā)了EPA通信調(diào)度算法。針對(duì)目前EPA通信調(diào)度算法軟件實(shí)...

【文章頁(yè)數(shù)】：82 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
目錄
第1章 緒論
    1.1 現(xiàn)場(chǎng)總線技術(shù)
    1.2 基于FPGA的芯片開(kāi)發(fā)技術(shù)
    1.3 本文主要內(nèi)容
第2章 EPA協(xié)議與FPGA設(shè)計(jì)方法概述
    2.1 EPA協(xié)議簡(jiǎn)介
        2.1.1 EPA通信協(xié)議模型
        2.1.2 EPA協(xié)議的特點(diǎn)
    2.2 FPGA設(shè)計(jì)介紹
        2.2.1 FPGA的內(nèi)部結(jié)構(gòu)
        2.2.2 基于FPGA的開(kāi)發(fā)流程
    2.3 本章小結(jié)
第3章 EPA協(xié)議棧的FPGA開(kāi)發(fā)平臺(tái)硬件設(shè)計(jì)
    3.1 ARM嵌入式處理器模塊介紹
        3.1.1 AT91R40008微控制器簡(jiǎn)介
        3.1.2 處理器復(fù)位電路
        3.1.3 存儲(chǔ)擴(kuò)展芯片電路
    3.2 ALTERA CYCLONE Ⅱ FPGA介紹
        3.2.1 器件性能概述
        3.2.2 Cyclone Ⅱ器件主要特性
    3.3 以太網(wǎng)接口介紹
        3.3.1 網(wǎng)卡88796L簡(jiǎn)介
        3.3.2 網(wǎng)卡電路設(shè)計(jì)
        3.3.3 網(wǎng)絡(luò)隔離電路設(shè)計(jì)
    3.4 本章小結(jié)
第4章 基于FPGA的EPA協(xié)議棧程序設(shè)計(jì)
    4.1 EPA協(xié)議棧總體框架設(shè)計(jì)
    4.2 AX88796L網(wǎng)卡驅(qū)動(dòng)程序設(shè)計(jì)
        4.2.1 AX88796L的操作方式
        4.2.2 網(wǎng)卡復(fù)位程序設(shè)計(jì)
        4.2.3 網(wǎng)卡初始化程序設(shè)計(jì)
        4.2.4 網(wǎng)卡接收?qǐng)?bào)文程序設(shè)計(jì)
        4.2.5 網(wǎng)卡發(fā)送報(bào)文程序設(shè)計(jì)
    4.3 PTP精確時(shí)鐘同步模塊實(shí)現(xiàn)
        4.3.1 PTP同步原理及實(shí)現(xiàn)
        4.3.2 影響PTP時(shí)鐘同步精度的因素分析
        4.3.3 PTP各功能模塊設(shè)計(jì)
        4.3.4 從時(shí)鐘自補(bǔ)償算法
        4.3.5 加權(quán)最小二乘法
        4.3.6 測(cè)試與驗(yàn)證
    4.4 EPA_CSME通信調(diào)度模塊設(shè)計(jì)
        4.4.1 通信調(diào)度的機(jī)理
        4.4.2 基于FPGA的通信調(diào)度實(shí)現(xiàn)
        4.4.3 功能驗(yàn)證與性能測(cè)試
    4.5 本章小結(jié)
第5章 總結(jié)與展望
    5.1 課題總結(jié)
    5.2 課題展望
參考文獻(xiàn)
致謝
作者簡(jiǎn)歷



本文編號(hào)：3841579