數(shù)字信號處理器(DSP)是一種用于數(shù)字信號處理的嵌入式專用處理器。“銀河飛騰”系列DSP(簡稱YHFT-DSP)是國防科技大學(xué)計(jì)算機(jī)學(xué)院設(shè)計(jì)的一系列高性能32位DSP芯片。本文在深入研究了YHFT-DSP體系結(jié)構(gòu)的基礎(chǔ)上,結(jié)合DSP開發(fā)軟件和測試的實(shí)現(xiàn)功能,設(shè)計(jì)實(shí)現(xiàn)了兼容JTAG(Joint Test Action Group)標(biāo)準(zhǔn)的仿真/測試硬件結(jié)構(gòu)和編寫了YHFT-IDE集成開發(fā)環(huán)境驅(qū)動層核心代碼。 仿真/測試硬件結(jié)構(gòu)是DSP硬件的重要組成部分。仿真/測試結(jié)構(gòu)支持軟件調(diào)試的功能有:軟硬件斷點(diǎn)設(shè)置和取消、指令流水線控制、CPUcore寄存器文件和存儲空間的讀寫等;支持測試的功能有:邊界掃描寄存器值的掃入和掃出、存儲器自測試等。 本文分析了仿真/測試結(jié)構(gòu)的功能,完成了總體結(jié)構(gòu)設(shè)計(jì),擴(kuò)展了JTAG標(biāo)準(zhǔn)中指令寄存器的長度,增加了仿真命令,提出并實(shí)現(xiàn)了一種軟硬件聯(lián)合控制的準(zhǔn)確流水線站邊界的仿真調(diào)試控制機(jī)制,實(shí)現(xiàn)了三種啟動方式和兩種BIST地址的存儲器自測試結(jié)構(gòu)。編寫了全部RTL級代碼和集成開發(fā)環(huán)境驅(qū)動層核心代碼,并對所做設(shè)計(jì)進(jìn)行了較為完備的模塊驗(yàn)證和系統(tǒng)驗(yàn)證。仿真/測試結(jié)構(gòu)已經(jīng)應(yīng)用于YHFT...

【文章頁數(shù)】：74 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    §1.1 課題研究背景
    §1.2 片上調(diào)試概述
    §1.3 片上調(diào)試技術(shù)的發(fā)展趨勢
    §1.4 課題研究內(nèi)容與結(jié)果
    §1.5 本文的組織結(jié)構(gòu)
第二章 DSP體系結(jié)構(gòu)
    §2.1 中央處理器(CPU)結(jié)構(gòu)
    §2.2 CPU數(shù)據(jù)通路
    §2.3 YHFT-DSP指令結(jié)構(gòu)概述
    §2.4 YHFT-DSP流水線概述
    §2.5 YHFT-DSP存儲通路
第三章 基于JTAG標(biāo)準(zhǔn)的DSP仿真/測試硬件結(jié)構(gòu)的設(shè)計(jì)
    §3.1 JTAP的設(shè)計(jì)
    §3.2 JIR的設(shè)計(jì)
        3.2.1 JIR的結(jié)構(gòu)
        3.2.2 JIR的指令
    §3.3 ECR的設(shè)計(jì)
        3.3.1 ECR的結(jié)構(gòu)
        3.3.2 ECR各個域的功能
    §3.4 代碼剖析
    §3.5 存儲器內(nèi)建自測試
        3.5.1 專用外部引腳控制BIST
        3.5.2 兼容JTAG標(biāo)準(zhǔn)的命令控制BIST
        3.5.3 軟件指令控制BIST
    §3.6 本章小結(jié)
第四章 基于JTAG標(biāo)準(zhǔn)的DSP仿真/測試結(jié)構(gòu)的軟件設(shè)計(jì)
    §4.1 集成開發(fā)環(huán)境概述
    §4.2 讀寫存儲空間
        4.2.1 讀存儲空間
        4.2.2 寫存儲空間
    §4.3 流水線的仿真控制
    §4.4 存儲器自測試
    §4.5 存儲系統(tǒng)一致性維護(hù)
        4.5.1 讀存儲系統(tǒng)一致性維護(hù)
        4.5.2 寫存儲系統(tǒng)一致性維護(hù)
    §4.6 設(shè)置、取消軟件斷點(diǎn)
        4.6.1 設(shè)置軟件斷點(diǎn)
        4.6.2 取消軟件斷點(diǎn)
    §4.7 設(shè)置、取消硬件斷點(diǎn)
    §4.8 本章小結(jié)
第五章 DSP仿真/測試結(jié)構(gòu)的軟硬件聯(lián)合驗(yàn)證
    §5.1 FPGA特點(diǎn)與驗(yàn)證的優(yōu)越性
    §5.2 YHFT-DSP的FPGA驗(yàn)證系統(tǒng)的硬件設(shè)計(jì)
        5.2.1 FPGA芯片的選取
        5.2.2 驗(yàn)證系統(tǒng)硬件設(shè)計(jì)
    §5.3 驗(yàn)證系統(tǒng)的軟硬件聯(lián)合調(diào)試
        5.3.1 寄存器的觀察與修改
        5.3.2 存儲器器的觀察與修改
        5.3.3 斷點(diǎn)的設(shè)置與取消
        5.3.4 單步執(zhí)行
        5.3.5 代碼剖析
    §5.4 本章小結(jié)
第六章 結(jié)束語
    §6.1 工作總結(jié)
    §6.2 工作展望
致謝
參考文獻(xiàn)
作者在學(xué)期間取得的學(xué)術(shù)成果
附錄A 保留空間使用表



本文編號：3835956