節(jié)能大數(shù)據(jù)在計(jì)算平臺(tái)中核心技術(shù)研究
發(fā)布時(shí)間:2023-06-28 02:53
信息時(shí)代下,提高數(shù)據(jù)信息的處理效率以及挖掘數(shù)據(jù)信息的價(jià)值,也是現(xiàn)代經(jīng)濟(jì)、社會(huì)發(fā)展的重要衡量標(biāo)準(zhǔn)。與人才一樣,數(shù)據(jù)信息也是備受人們矚目的發(fā)展資源,是當(dāng)前產(chǎn)業(yè)發(fā)展的關(guān)鍵。云計(jì)算和大數(shù)據(jù)的應(yīng)用與結(jié)合,也是人們認(rèn)識(shí)客觀世界的新工具,打造數(shù)據(jù)中心的目的,就是為了更好對(duì)發(fā)揮云計(jì)算與大數(shù)據(jù)的價(jià)值,應(yīng)對(duì)各類復(fù)雜的任務(wù)和快速處理海量信息。本文以節(jié)能理念為主,探究如何實(shí)現(xiàn)節(jié)能大數(shù)據(jù)中心的構(gòu)建,探究如何提高數(shù)據(jù)中心的性能以及降低功耗,實(shí)現(xiàn)數(shù)據(jù)信息的高效低能處理。
【文章頁(yè)數(shù)】:4 頁(yè)
【文章目錄】:
1 引言
2 問題的提出
3 數(shù)據(jù)中心的發(fā)展情況
3.1 數(shù)據(jù)中心的功耗問題
3.2 多核CPU和GPUDE的開發(fā)
3.3 基于FPGA的加速器的應(yīng)用潛力
4 FPGA加速方案
4.1 FPGA與器件介紹
4.2 加速方案
4.2.1 以空間換時(shí)間
4.2.2 將軟件算法轉(zhuǎn)化為硬件電路
4.2.3 兼顧實(shí)時(shí)減負(fù)數(shù)據(jù)和部分配置技術(shù)
5 結(jié)語(yǔ)
本文編號(hào):3835834
【文章頁(yè)數(shù)】:4 頁(yè)
【文章目錄】:
1 引言
2 問題的提出
3 數(shù)據(jù)中心的發(fā)展情況
3.1 數(shù)據(jù)中心的功耗問題
3.2 多核CPU和GPUDE的開發(fā)
3.3 基于FPGA的加速器的應(yīng)用潛力
4 FPGA加速方案
4.1 FPGA與器件介紹
4.2 加速方案
4.2.1 以空間換時(shí)間
4.2.2 將軟件算法轉(zhuǎn)化為硬件電路
4.2.3 兼顧實(shí)時(shí)減負(fù)數(shù)據(jù)和部分配置技術(shù)
5 結(jié)語(yǔ)
本文編號(hào):3835834
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3835834.html
最近更新
教材專著