本文關(guān)鍵詞：基于FPGA的Huffman編碼并行實現(xiàn)及高速存儲系統(tǒng)設(shè)計，由筆耕文化傳播整理發(fā)布。

【摘要】：Huffman(霍夫曼、哈夫曼)編碼是一種以最優(yōu)二叉樹為核心的無損壓縮編碼方式,在圖像處理、文件傳真、數(shù)學(xué)計算等領(lǐng)域有廣泛應(yīng)用。隨著科技的不斷發(fā)展,人們對Huffman編碼無論在速度上還是在精度上都有了更高的要求。因此,研究在保證Huffman編碼精度的同時,提高編碼速度和結(jié)果向內(nèi)存中的存取速度具有十分重要的意義和價值。多數(shù)Huffman編碼都是在軟件平臺上,通過C語言或者其他軟件語言進(jìn)行編碼,這些軟件語言無一不都是串行順序執(zhí)行指令,大大增加了編碼時間。FPGA具有強(qiáng)大的并行處理數(shù)據(jù)的能力,可以大幅度提高Huffman編碼的速度。本文通過研究Huffman編碼及FPGA的特點,提出了一種在FPGA平臺上實現(xiàn)Huffman編碼以及高速存入DDR3SDRAM存儲器的研究方案。該方案針對Huffman編碼的統(tǒng)計、排序、二叉樹構(gòu)建三個核心模塊分別給出了各自的寄存器(RTL)級電路結(jié)構(gòu),并在FPGA平臺上通過硬件描述語言實現(xiàn)該電路結(jié)構(gòu)。最終將編碼結(jié)果存入DDR3 SDRAM中。整個系統(tǒng)硬件平臺由FPGA芯片、DDR3SDRAM存儲器以及時鐘晶振、LED發(fā)光二極管等其他電子元件搭建而成。方案的創(chuàng)新點是在完全硬件條件下并行實現(xiàn)Huffman編碼及存儲控制器,大大提升編碼和存儲效率。為了驗證設(shè)計方案,搭建了硬件測試平臺,選取351個ASCII碼值作為數(shù)據(jù)源通過Verilog HDL語言進(jìn)行Huffman編碼。同時,通過Gcc編譯工具對Huffman編碼的關(guān)鍵模塊用C語言代碼實現(xiàn)。通過Modelsim軟件的仿真和Chipscope在線邏輯分析儀的測試,結(jié)果顯示:最終壓縮率為44.12%,每一次統(tǒng)計、排序的速度比Gcc編譯工具上C語言串行實現(xiàn)的時間提高了5158.26倍,寫入DDR3 SDRAM內(nèi)存中的效率為理論上最大值的70%。結(jié)果證明,無論在編碼速度上,還是存儲效率上,本系統(tǒng)都有很大提升,具備一定的研究價值。
【關(guān)鍵詞】：Huffman編碼 FPGA 并行實現(xiàn) DDR3 SDRAM
【學(xué)位授予單位】：長安大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN911.2;TP333
【目錄】：

• 摘要4-5
• Abstract5-9
• 第一章 緒論9-15
• 1.1 研究的背景及意義9-10
• 1.2 研究現(xiàn)狀10-13
• 1.3 論文工作及結(jié)構(gòu)安排13-14
• 1.4 本章小結(jié)14-15
• 第二章 基于FPGA的Huffman編碼并行實現(xiàn)與高速存儲系統(tǒng)設(shè)計方案15-20
• 2.1 Huffman編碼15-17
• 2.2 系統(tǒng)總體設(shè)計17-19
• 2.3 本章小結(jié)19-20
• 第三章 基于FPGA的Huffman編碼并行實現(xiàn)及高速存儲系統(tǒng)實現(xiàn)20-45
• 3.1 Huffman編碼模塊設(shè)計20-25
• 3.1.1 統(tǒng)計模塊20-22
• 3.1.2 排序模塊22-24
• 3.1.3 二叉樹及編碼模塊24-25
• 3.2 高速存儲系統(tǒng)設(shè)計模塊設(shè)計25-35
• 3.2.1 讀/寫異步FIFO模塊設(shè)計26-27
• 3.2.2 DDR3 SDRAM控制器設(shè)計27-30
• 3.2.3 基于FPGA的DDR3 SDRAM控制器IP核的設(shè)計30-32
• 3.2.4 高速讀寫控制器及其時序32-35
• 3.3 軟件實現(xiàn)統(tǒng)計、排序模塊35-38
• 3.4 系統(tǒng)的軟硬件平臺與開發(fā)流程38-40
• 3.4.1FPGA系統(tǒng)開發(fā)流程38-39
• 3.4.2 軟硬件開發(fā)平臺39
• 3.4.3 硬件描述語言39-40
• 3.5 系統(tǒng)時鐘和全局復(fù)位40-43
• 3.5.1 全局時鐘和局部時鐘設(shè)計40-41
• 3.5.2 全局復(fù)位設(shè)計41-43
• 3.6 本章總結(jié)43-45
• 第四章 基于FPGA的Huffman編碼高速存儲系統(tǒng)硬件平臺搭建與測試分析45-52
• 4.1 硬件平臺檢測45-46
• 4.2 Huffman編碼結(jié)果與分析46-48
• 4.3 關(guān)鍵路徑時間計算48-49
• 4.4 存儲效率測試49-51
• 4.5 本章總結(jié)51-52
• 結(jié)論52-54
• 參考文獻(xiàn)54-57
• 攻讀碩士學(xué)位期間的研究成果57-58
• 致謝58

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前8條

1 成立,王振宇,高平;DRAM芯片的最新研制進(jìn)展與發(fā)展趨勢[J];半導(dǎo)體技術(shù);2004年04期

2 劉成明;張艷兵;李新娥;;基于FPGA的實時無損數(shù)據(jù)壓縮系統(tǒng)設(shè)計[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2011年07期

3 劉剛;向健勇;;一種高速圖像采集存儲系統(tǒng)的設(shè)計[J];電子工程師;2006年05期

4 段然,樊曉椏,張盛兵,沈戈,梁婕;基于狀態(tài)機(jī)的SDRAM控制器的設(shè)計與實現(xiàn)[J];計算機(jī)工程與應(yīng)用;2005年17期

5 趙永建;段國東;李苗;;集成電路中的多時鐘域同步設(shè)計技術(shù)[J];計算機(jī)工程;2008年09期

6 邰林;黃芝平;唐貴林;郭曉俊;;并行緩存結(jié)構(gòu)在高速海量數(shù)據(jù)記錄系統(tǒng)中的應(yīng)用[J];計算機(jī)測量與控制;2008年04期

7 王力緯;曹陽;朱小虎;李曉輝;;多端口存儲器控制器IP核的設(shè)計與實現(xiàn)[J];武漢大學(xué)學(xué)報(理學(xué)版);2007年05期

8 李偉光;張成崗;;不同壓縮程序?qū)Ａ可镄畔?shù)據(jù)壓縮效率的比較分析[J];生物信息學(xué);2009年03期

中國重要報紙全文數(shù)據(jù)庫 前1條

1 諸玲珍;[N];中國電子報;2004年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 孟曉東;基于FPGA的DDR3控制器設(shè)計與驗證[D];國防科學(xué)技術(shù)大學(xué);2012年

  本文關(guān)鍵詞：基于FPGA的Huffman編碼并行實現(xiàn)及高速存儲系統(tǒng)設(shè)計，由筆耕文化傳播整理發(fā)布。

，

本文編號：380886