發(fā)布時(shí)間：2023-04-28 02:34

　　近年來(lái),版權(quán)公開(kāi)的MIPS體系結(jié)構(gòu)的CPU越來(lái)越受歡迎。Cisco的路由器,IBM的網(wǎng)絡(luò)彩色打印機(jī),HP的4000、5000、8000、9000系列激光打印機(jī)及掃描儀,Sony的Playstation和Playstation 2游戲機(jī)等等,都是應(yīng)用了實(shí)現(xiàn)不同MIPS指令集的微處理器的產(chǎn)品。MIPS CPU中的算術(shù)邏輯單元ALU集成了各種算術(shù)運(yùn)算和邏輯運(yùn)算部件的功能,包括加、減、乘、除、邏輯運(yùn)算、移位運(yùn)算等。協(xié)處理器CP0是MIPS指令集和特權(quán)資源結(jié)構(gòu)之間的接口,并且提供了CPU狀態(tài)和運(yùn)行模式的完全控制。 本文在分析MIPS32指令集的基礎(chǔ)上,通過(guò)研究定點(diǎn)ALU的算法以及協(xié)處理器CP0的功能結(jié)構(gòu),最終用Verilog硬件描述語(yǔ)言成功設(shè)計(jì)實(shí)現(xiàn)了這兩個(gè)模塊的電路。除過(guò)功能仿真之外,還對(duì)設(shè)計(jì)進(jìn)行了邏輯綜合以及對(duì)綜合后的網(wǎng)表進(jìn)行了時(shí)序仿真。仿真結(jié)果表明,該設(shè)計(jì)完全符合預(yù)定的目標(biāo)。 到目前為止,該設(shè)計(jì)已經(jīng)被應(yīng)用于某公司SOC項(xiàng)目的CPU核并且通過(guò)了FPGA驗(yàn)證。由于項(xiàng)目的整體進(jìn)度,我們打算在4月份進(jìn)行流片。

【文章頁(yè)數(shù)】：84 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 自主研發(fā)基于MIPS的SOC的重要意義
    1.2 MIPS芯片中ALU和CP0 的發(fā)展概況
    1.3 論文的主要工作
第二章MIPS簡(jiǎn)介
    2.1 MIPS的CPU體系架構(gòu)
    2.2 MIPS的指令集
    2.3 小結(jié)
第三章 ALU的算法與架構(gòu)研究
    3.1 計(jì)算指令實(shí)現(xiàn)的電路結(jié)構(gòu)
        3.1.1 ALU模塊
        3.1.2 模塊接口
        3.1.3 模塊結(jié)構(gòu)
    3.2 比較指令
    3.3 邏輯指令
        3.3.1 指令描述
        3.3.2 模塊接口
        3.3.3 模塊結(jié)構(gòu)
    3.4 前導(dǎo)1/前導(dǎo)0 計(jì)算
    3.5 乘法指令
        3.5.1 指令描述
        3.5.2 模塊接口
        3.5.3 模塊結(jié)構(gòu)
        3.5.4 符號(hào)調(diào)整
    3.6 除法指令
        3.6.1 模塊接口
        3.6.2 模塊結(jié)構(gòu)
        3.6.3 算法流程
        3.6.4 除法器狀態(tài)圖
    3.7 小結(jié)
第四章 ALU的仿真及驗(yàn)證
    4.1 功能仿真
    4.2 網(wǎng)表仿真
    4.3 小結(jié)
第五章 CP0 架構(gòu)及其寄存器的定義
    5.1 CP0 架構(gòu)
        5.1.1 縮略語(yǔ)
        5.1.2 CP0 頂層模塊描述
        5.1.3 CP0 內(nèi)部模塊簡(jiǎn)介
        5.1.4 REG控制模塊
            5.1.4.1 REG控制模塊與系統(tǒng)接口
            5.1.4.2 REG控制模塊與MMU接口
            5.1.4.3 REG控制模塊與CORE接口
            5.1.4.4 REG控制模塊與IRQ模塊接口
            5.1.4.5 REG控制模塊與TLB控制模塊接口
        5.1.5 IRQ模塊
            5.1.5.1 IRQ控制模塊與系統(tǒng)接口
            5.1.5.2 IRQ控制模塊與MMU接口
            5.1.5.3 IRQ控制模塊與CORE接口
            5.1.5.4 IRQ控制模塊與TLB控制模塊接口
        5.1.6 TLB控制模塊
            5.1.6.1 TLB控制模塊與系統(tǒng)接口
            5.1.6.2 TLB控制模塊與MMU接口
            5.1.6.3 TLB控制模塊與CORE接口
    5.2 CP0 的寄存器
    5.3 小結(jié)
第六章 CP0 的仿真和驗(yàn)證
    6.1 功能仿真
    6.2 網(wǎng)表仿真
結(jié)論
致謝
參考文獻(xiàn)
研究成果



本文編號(hào)：3803563