隨著VLSI技術(shù)的發(fā)展,芯片能夠集成越來越多的計算資源。設(shè)計高效的取指系統(tǒng),保證芯片內(nèi)部大量運算單元的指令供給,是提高芯片計算性能的有效途徑。本文設(shè)計并實現(xiàn)了YHFT-Matrix DSP的取指系統(tǒng),針對非規(guī)整數(shù)據(jù)級并行提出指令混洗機制,并采用指令混洗機制實現(xiàn)了YHFT-Matrix DSP的多指令流擴展。本文的主要工作和貢獻體現(xiàn)在以下幾個方面: 首先,根據(jù)執(zhí)行流水線的取指需求,設(shè)計了取指流水線和一級程序Cache。取指部件添加4個地址緩沖,實現(xiàn)非阻塞模式,以減輕取指流水線暫停對執(zhí)行流水線的負(fù)面影響。一級程序Cache設(shè)置了兩個狀態(tài)機分別處理取指和派發(fā)部件的請求,并優(yōu)先響應(yīng)派發(fā)部件的請求,盡量降低跨邊界執(zhí)行包丟失時的開銷。并對取指部件和一級程序Cache進行了系統(tǒng)的模擬驗證和對YHFT-Matrix DSP進行前端綜合和關(guān)鍵路徑優(yōu)化。 其次,分析傳統(tǒng)SIMD結(jié)構(gòu)開發(fā)非規(guī)整DLP低效的原因,據(jù)此提出指令混洗機制和指令混洗微體系結(jié)構(gòu)。指令混洗機制通過軟硬件協(xié)同的方式,同時為多個SIMD LANE提供多個不同的指令流,實現(xiàn)SIMD結(jié)構(gòu)對非規(guī)整DLP的高效支持。合并響應(yīng)和合并緩存機制進一步提升...

【文章頁數(shù)】：91 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 研究背景
        1.1.1 DSP 發(fā)展歷史和趨勢
        1.1.2 取指流水化
        1.1.3 移動通信和多媒體應(yīng)用的發(fā)展
        1.1.4 SIMD 結(jié)構(gòu)蓬勃發(fā)展
    1.2 相關(guān)研究
        1.2.1 取指部件和一級程序Cache 的相關(guān)研究
        1.2.2 SIMD 結(jié)構(gòu)開發(fā)非規(guī)整DLP 的相關(guān)研究
    1.3 目標(biāo)體系結(jié)構(gòu)：YHFT-Matrix DSP
    1.4 本文的主要工作和主要研究內(nèi)容
        1.4.1 本文的主要工作
        1.4.2 本文的組織結(jié)構(gòu)
第二章 取指部件和一級程序Cache 設(shè)計與實現(xiàn)
    2.1 取指部件和L1P 功能概述
    2.2 取指流水線設(shè)計
        2.2.1 流水站設(shè)計
        2.2.2 雙分支通道
        2.2.3 地址緩沖
    2.3 一級程序Cache 設(shè)計
        2.3.1 L1P 與其它模塊交互
        2.3.2 映像規(guī)則和替換策略
        2.3.3 L1P 內(nèi)部狀態(tài)機
    2.4 本章小結(jié)
第三章 模擬驗證與綜合
    3.1 功能模擬驗證
        3.1.1 覆蓋率驅(qū)動的驗證
        3.1.2 模擬驗證環(huán)境和方法
        3.1.3 模擬驗證
    3.2 綜合優(yōu)化
        3.2.1 關(guān)鍵路徑分析
        3.2.2 優(yōu)化方法
        3.2.3 優(yōu)化結(jié)果
    3.3 本章小結(jié)
第四章 SIMD 結(jié)構(gòu)的多指令流擴展
    4.1 指令混洗微體系結(jié)構(gòu)
        4.1.1 傳統(tǒng)SIMD 結(jié)構(gòu)的限制
        4.1.2 指令混洗基本思想
        4.1.3 指令混洗微體系結(jié)構(gòu)
    4.2 指令混洗工作過程
        4.2.1 程序映射與編譯處理
        4.2.2 動態(tài)執(zhí)行
        4.2.3 執(zhí)行優(yōu)化方案
    4.3 YHFT-Matrix DSP 的多指令流擴展
        4.3.1 指令預(yù)取單元
        4.3.2 向量分支指令執(zhí)行單元
        4.3.3 指令存儲器
        4.3.4 指令混洗單元
        4.3.5 掛起緩沖
    4.4 本章小結(jié)
第五章 性能分析與評估
    5.1 模擬驗證
    5.2 硬件實現(xiàn)開銷
    5.3 性能評估
        5.3.1 算法分析
        5.3.2 執(zhí)行結(jié)果
    5.4 本章小結(jié)
第六章 結(jié)束語
    6.1 論文工作總結(jié)
    6.2 下一步的研究工作
致謝
參考文獻
作者在學(xué)期間取得的學(xué)術(shù)成果



本文編號：3799828