發(fā)布時(shí)間：2017-05-19 11:07

  本文關(guān)鍵詞：基于FPGA的SD UHS-Ⅱ卡控制器設(shè)計(jì)與實(shí)現(xiàn)，由筆耕文化傳播整理發(fā)布。

【摘要】：SD存儲(chǔ)卡被廣泛應(yīng)用在數(shù)碼產(chǎn)品上，是主要的存儲(chǔ)卡標(biāo)準(zhǔn)。SD卡主控制器是SD卡工作所必須的部分，廣泛集成在移動(dòng)多媒體設(shè)備中。SD卡不斷更新?lián)Q代，SD卡主控產(chǎn)品也隨之更新。對(duì)SD卡主控制器的研究具有很高應(yīng)用價(jià)值。本文設(shè)計(jì)實(shí)現(xiàn)的SD卡主控制器基于FPGA，遵從SD4.0標(biāo)準(zhǔn)規(guī)范支持高速UHS-II卡，滿足高清數(shù)碼領(lǐng)域的高速傳輸?shù)囊�。并可以�?jīng)IC后端部門整合為SD卡控制芯片，投入市場(chǎng)應(yīng)用。 本文首先研究了最新SD卡有關(guān)協(xié)議標(biāo)準(zhǔn)和SD卡主控制器有關(guān)協(xié)議，劃分了SD卡主控制器的整體結(jié)構(gòu)和各模塊的功能，主要設(shè)計(jì)其中的SD控制模塊，時(shí)鐘控制模塊和采樣時(shí)鐘選擇模塊，并做功能仿真，，邏輯綜合。最后對(duì)整體設(shè)計(jì)在FPGA開發(fā)板上做測(cè)試和驗(yàn)證。 SD控制模塊是主控制器與SD卡之間的通信接口，控制命令與響應(yīng)傳輸和數(shù)據(jù)傳輸。設(shè)計(jì)合理的狀態(tài)機(jī)實(shí)現(xiàn)主控制器與SD卡的信息通信和數(shù)據(jù)傳輸功能。使用CRC校驗(yàn)的方法確�？煽康拿詈蛿�(shù)據(jù)信號(hào)傳輸。時(shí)鐘控制模塊提供SD主控制器和SD卡工作所需要的時(shí)鐘。使用DCM提供可變的時(shí)鐘信號(hào)，并且利用可動(dòng)態(tài)配置的優(yōu)點(diǎn)，提供靈活可變的時(shí)鐘頻率，實(shí)現(xiàn)工作模式的動(dòng)態(tài)調(diào)整。SD卡工作在高速模式時(shí)，為正確采樣到數(shù)據(jù)，需找到最佳采樣時(shí)鐘相位。通過設(shè)計(jì)采樣時(shí)鐘調(diào)諧模塊和合理的狀態(tài)機(jī)，對(duì)覆蓋時(shí)鐘間隔的一系列不同相位采樣時(shí)鐘進(jìn)行測(cè)試，最終找出最佳采樣時(shí)鐘。最后進(jìn)行整體設(shè)計(jì)的板上驗(yàn)證調(diào)試，驗(yàn)證了基本應(yīng)用場(chǎng)景的功能和不同工作模式的讀寫性能。 本文最終設(shè)計(jì)實(shí)現(xiàn)的SD卡控制器支持各種新舊標(biāo)準(zhǔn)的SD卡。對(duì)東芝UHS-II工程樣卡的讀寫速度分別可達(dá)258MB/s，231MB/s。對(duì)普通SD卡的讀寫速度也符合要求。本文的研究工作是在武漢凹凸電子有限公司開展的，屬于商業(yè)項(xiàng)目的一部分，該項(xiàng)目已有相關(guān)產(chǎn)品問世。
【關(guān)鍵詞】：FPGA SD主控制器 采樣時(shí)鐘
【學(xué)位授予單位】：武漢理工大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類號(hào)】：TP333
【目錄】：

• 摘要4-5
• Abstract5-9
• 第1章 緒論9-13
• 1.1 課題來源9
• 1.2 論文研究的背景和意義9-10
• 1.3 國(guó)內(nèi)外研究現(xiàn)狀10-12
• 1.4 本文結(jié)構(gòu)安排12-13
• 第2章 SD 存儲(chǔ)卡與主控制器相關(guān)規(guī)范13-25
• 2.1 SD 存儲(chǔ)卡結(jié)構(gòu)13-16
• 2.1.1 SD 管腳13-15
• 2.1.2 SD 存儲(chǔ)卡基本寄存器15-16
• 2.2 SD 卡工作模式16-20
• 2.2.1 卡初始化模式17-19
• 2.2.2 數(shù)據(jù)傳輸模式19-20
• 2.3 SD 總線協(xié)議20-24
• 2.3.1 SD 卡工作模式21-22
• 2.3.2 SD 總線拓?fù)浣Y(jié)構(gòu)22-24
• 2.4 本章小結(jié)24-25
• 第3章 SD 主控制器結(jié)構(gòu)25-33
• 3.1 SD IO 模塊25-26
• 3.2 時(shí)鐘控制26-27
• 3.3 緩沖器控制27-29
• 3.4 SD 接口控制模塊29
• 3.5 采樣時(shí)鐘調(diào)諧模塊29-30
• 3.6 DMA 接口模塊30-31
• 3.7 UHS-Ⅱ 接口模塊31-32
• 3.8 SD 控制器驅(qū)動(dòng)32
• 3.9 本章小結(jié)32-33
• 第4章 SD 控制器主要模塊設(shè)計(jì)33-52
• 4.1 時(shí)鐘模塊33-36
• 4.1.1 DCM 配置33-34
• 4.1.2 動(dòng)態(tài)重配置狀態(tài)機(jī)34-36
• 4.2 SD 命令與數(shù)據(jù)傳輸控制36-43
• 4.2.1 命令與響應(yīng)控制36-39
• 4.2.2 數(shù)據(jù)傳輸控制39-43
• 4.3 采樣時(shí)鐘 Tuning43-51
• 4.3.1 Tuning 原理與流程44-46
• 4.3.2 硬件模塊設(shè)計(jì)46-51
• 4.4 本章小結(jié)51-52
• 第5章 SD 主控制器 FPGA 驗(yàn)證52-57
• 5.1 FPGA 驗(yàn)證環(huán)境52-53
• 5.2 FPGA 驗(yàn)證53-55
• 5.3 速度對(duì)比55
• 5.4 本章小結(jié)55-57
• 第6章 工作總結(jié)與展望57-59
• 6.1 工作總結(jié)57-58
• 6.2 展望58-59
• 致謝59-60
• 參考文獻(xiàn)60-62

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前4條

1 何偉;余征華;張玲;劉平凈;;基于SoPC的SD卡控制器IP核的設(shè)計(jì)[J];電子技術(shù)應(yīng)用;2011年03期

2 劉榮林;程曉東;;基于ARM和μC/OS-Ⅱ的SD卡文件系統(tǒng)設(shè)計(jì)[J];內(nèi)蒙古大學(xué)學(xué)報(bào)(自然科學(xué)版);2009年03期

3 何丹;李樹國(guó);;SD存儲(chǔ)卡接口SD模式的FPGA實(shí)現(xiàn)[J];微電子學(xué)與計(jì)算機(jī);2014年01期

4 趙強(qiáng);陳嵐;;基于AHB總線協(xié)議的DMA控制器設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2014年02期

  本文關(guān)鍵詞：基于FPGA的SD UHS-Ⅱ卡控制器設(shè)計(jì)與實(shí)現(xiàn)，由筆耕文化傳播整理發(fā)布。

本文編號(hào)：378507