本文關(guān)鍵詞：存儲(chǔ)器故障與可靠性試驗(yàn)研究，由筆耕文化傳播整理發(fā)布。

【摘要】：存儲(chǔ)器因其優(yōu)良的性能,現(xiàn)在已經(jīng)大規(guī)模地應(yīng)用于數(shù)據(jù)處理、移動(dòng)通信、嵌入式系統(tǒng)和智能設(shè)備等高新現(xiàn)代技術(shù)產(chǎn)業(yè)之中。存儲(chǔ)器容量由八十年代的幾KB,到如今的幾個(gè)TB；尤其是最近幾年,存儲(chǔ)器的容量擴(kuò)展的趨勢(shì)更加之大；如今的存儲(chǔ)器功能豐富,應(yīng)用于各種高新技術(shù)之中,極大豐富了電子產(chǎn)品功能能。存儲(chǔ)器存取速度速度、容量、功能在發(fā)生巨大變化,這些優(yōu)質(zhì)的存儲(chǔ)器發(fā)展對(duì)其測(cè)試驗(yàn)證無疑提出了更高的要求。這些高性能的存儲(chǔ)器容量大,存儲(chǔ)單元密度增加而帶來的單元之間干擾性概率增大,對(duì)存儲(chǔ)器的可靠性保證提出了更高的要求。本文首先分析了國(guó)內(nèi)外存儲(chǔ)器發(fā)展?fàn)顩r以及集成電路測(cè)試系統(tǒng),研究NAND閃存存儲(chǔ)器的測(cè)試技術(shù)和半導(dǎo)體存儲(chǔ)器故障模型,分析存儲(chǔ)器全“1”、全“0”圖形測(cè)試算法和奇偶圖形檢測(cè)方法,并在齊步圖形的基礎(chǔ)上優(yōu)化而提出兩者結(jié)合的齊步-走步測(cè)試算法。文中試驗(yàn)部分采用ATE測(cè)試系統(tǒng)對(duì)目標(biāo)芯片NAND閃存進(jìn)行AC\DC參數(shù)測(cè)試和功能測(cè)試,文中最后介紹了集成電路可靠性分析技術(shù),以及結(jié)合試驗(yàn)數(shù)據(jù)對(duì)存儲(chǔ)器耐久性可靠性進(jìn)行分析,研究了存儲(chǔ)器擦除對(duì)扇區(qū)可靠性的影響,以及在讀寫應(yīng)力條件下,存儲(chǔ)單元閾值點(diǎn)電壓分布。文章通過對(duì)存儲(chǔ)器工作原理分析,測(cè)試NAND Flash存儲(chǔ)器DC/AC參數(shù),同時(shí)提出改進(jìn)了的齊步-走步圖形算法,全覆蓋測(cè)試存儲(chǔ)單元,并優(yōu)化了NAND為存存儲(chǔ)器的可靠性技術(shù),在測(cè)試數(shù)據(jù)的基礎(chǔ)上研究電壓應(yīng)力條件與存儲(chǔ)單元之間可靠性關(guān)系。
【關(guān)鍵詞】：集成電路 存儲(chǔ)器 閃存測(cè)試 圖形算法 故障模型 可靠性
【學(xué)位授予單位】：廣東工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TP333
【目錄】：

• 摘要4-5
• Abstract5-10
• 第一章 緒論10-18
• 1.1 課題背景10-11
• 1.2 國(guó)內(nèi)外發(fā)展情況11-13
• 1.3 集成電路測(cè)試系統(tǒng)發(fā)展概況13-15
• 1.4 課題研究意義15-16
• 1.5 論文結(jié)構(gòu)16-18
• 第二章 半導(dǎo)體存儲(chǔ)器測(cè)試原理18-34
• 2.1 存儲(chǔ)器的結(jié)構(gòu)和工作原理18-26
• 2.1.1 只讀型存儲(chǔ)器18-21
• 2.1.2 隨機(jī)存儲(chǔ)器21-26
• 2.2 存儲(chǔ)器的失效機(jī)理和故障模式26-28
• 2.2.1 失效機(jī)理26
• 2.2.2 故障模式26-28
• 2.3 存儲(chǔ)器的故障模型及驗(yàn)證方法28-33
• 2.3.1 存儲(chǔ)器主要故障類型29
• 2.3.2 存儲(chǔ)器故障模型分析29-33
• 2.4 本章小結(jié)33-34
• 第三章 存儲(chǔ)器測(cè)試方法研究34-43
• 3.1 圖形算法在存儲(chǔ)器測(cè)試中的作用34-35
• 3.2 測(cè)試圖形特征分析35-38
• 3.2.1 地址和數(shù)據(jù)35
• 3.2.2 背景圖形和前景圖形35-36
• 3.2.3 主檢單元T和干擾單元D36-37
• 3.2.4 地址序列37-38
• 3.3 測(cè)試圖形分析38-42
• 3.3.1 全“0”和全“1”圖形38-39
• 3.3.2 奇偶圖形39-40
• 3.3.3 齊步圖形40-42
• 3.4 本章小結(jié)42-43
• 第四章 存儲(chǔ)器測(cè)試環(huán)境與測(cè)試器件43-51
• 4.1 測(cè)試平臺(tái)43-47
• 4.2 測(cè)試目標(biāo)器件47-50
• 4.2.1 存儲(chǔ)器概況47-49
• 4.2.2 NAND存儲(chǔ)單元49-50
• 4.3 本章小結(jié)50-51
• 第五章 存儲(chǔ)器測(cè)試實(shí)現(xiàn)及其可靠性分析51-62
• 5.1 存儲(chǔ)器測(cè)試實(shí)現(xiàn)51-57
• 5.1.1 存儲(chǔ)器參數(shù)測(cè)試52-53
• 5.1.2 DC參數(shù)測(cè)試53-54
• 5.1.3 AC參數(shù)測(cè)試54-57
• 5.2 存儲(chǔ)器可靠性分析57-61
• 5.2.1 可靠性理論分析57-58
• 5.2.2 測(cè)試結(jié)果分析58-61
• 5.3 本章小結(jié)61-62
• 結(jié)論與展望62-63
• 參考文獻(xiàn)63-66
• 致謝66

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫 前7條

1 羅海嘯;楊紀(jì)明;王育虔;吳培根;;基于SD卡的發(fā)動(dòng)機(jī)參數(shù)采集存儲(chǔ)系統(tǒng)設(shè)計(jì)[J];測(cè)控技術(shù);2012年09期

2 龍樂;;電子封裝技術(shù)發(fā)展現(xiàn)狀及趨勢(shì)[J];電子與封裝;2012年01期

3 胡一飛;徐中偉;謝世環(huán);;NAND Flash上均勻損耗與掉電恢復(fù)在線測(cè)試[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2007年03期

4 孫以材,王靜,趙彥曉,田立強(qiáng),劉江;動(dòng)態(tài)隨機(jī)存儲(chǔ)器IC芯片制造技術(shù)的進(jìn)展與展望[J];半導(dǎo)體技術(shù);2002年12期

5 樓冬明,陳波;數(shù)字集成電路測(cè)試系統(tǒng)的研制[J];電子技術(shù)應(yīng)用;2001年04期

6 程玲,陳護(hù)勛;存儲(chǔ)器測(cè)試算法的實(shí)現(xiàn)[J];計(jì)算機(jī)與數(shù)字工程;1998年05期

7 劉亞,張煥春;電子元器件的發(fā)展趨勢(shì)[J];計(jì)算機(jī)自動(dòng)測(cè)量與控制;1998年03期

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫 前7條

1 俞加偉;基于ATE的電源芯片的測(cè)試系統(tǒng)設(shè)計(jì)與性能分析[D];東華大學(xué);2015年

2 郭明朝;基于March算法的SRAM內(nèi)建自測(cè)試設(shè)計(jì)與驗(yàn)證[D];西安電子科技大學(xué);2015年

3 張顯敞;存儲(chǔ)器測(cè)試算法研究及應(yīng)用實(shí)現(xiàn)[D];電子科技大學(xué);2013年

4 姜偉娜;基于NAND Flash存儲(chǔ)器的FTL優(yōu)化算法的設(shè)計(jì)與實(shí)現(xiàn)[D];華東師范大學(xué);2013年

5 張路路;集成電路測(cè)試儀總體軟件與人機(jī)界面設(shè)計(jì)[D];電子科技大學(xué);2010年

6 雷靜;存儲(chǔ)器測(cè)試方法的研究與測(cè)試程序的實(shí)現(xiàn)[D];電子科技大學(xué);2009年

7 王曼雨;存儲(chǔ)器測(cè)試算法與實(shí)現(xiàn)[D];西安電子科技大學(xué);2009年

  本文關(guān)鍵詞：存儲(chǔ)器故障與可靠性試驗(yàn)研究，，由筆耕文化傳播整理發(fā)布。

本文編號(hào)：378182