微電子技術(shù)的進步以及各應(yīng)用領(lǐng)域多樣化的需求,促使集成電路向高速、高集成度、低功耗的系統(tǒng)集成方向發(fā)展。利用片上可編程系統(tǒng)(SOPC)解決方案,可將CPU、存儲器、I/O接口和數(shù)字信號處理等系統(tǒng)設(shè)計所必需的模塊集成到一片可編程器件上,構(gòu)成一個可編程的片上系統(tǒng)。在數(shù)據(jù)通信和圖像處理這樣的應(yīng)用中,需要強大的處理能力。當(dāng)最快的數(shù)字信號處理器(DSP)仍無法達到速度要求時,唯一的選擇是增加處理器的數(shù)目,或采用客戶定制的門陣列產(chǎn)品�，F(xiàn)在,可采用現(xiàn)場可編程門陣列(FPGA)來快速經(jīng)濟地完成設(shè)計。采用現(xiàn)場可編程器件不僅縮短了產(chǎn)品上市時間,還可滿足現(xiàn)在和下一代便攜式設(shè)計所需要的成本、性能、尺寸等方面的要求,并提供系統(tǒng)級支持。由于FPGA的性能和靈活性,以及新的簡明的設(shè)計和實施方法,在很多新興DSP應(yīng)用領(lǐng)域,如數(shù)字通信和視頻處理,FPGA都成為優(yōu)選的解決方案。 本文主要研究基于SOPC的DSP系統(tǒng)的設(shè)計與實現(xiàn)。根據(jù)待實現(xiàn)的DSP算法的特征,利用QUARTUS中提供的豐富的功能模塊和VHDL語言進行設(shè)計。電路模型設(shè)計完成后,可以進行系統(tǒng)級的模型仿真,接著把電路模型文件轉(zhuǎn)換成下載代碼和工具命令語言腳本。...

【文章頁數(shù)】：87 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
目錄
CONTENTS
第一章 緒論
    1.1 課題背景
        1.1.1 FPGA的結(jié)構(gòu)特點
        1.1.2 FPGA設(shè)計方案優(yōu)點
    1.2 課題意義
    1.3 SOPC技術(shù)的發(fā)展?fàn)顩r
        1.3.1 研究進展
        1.3.2 國外發(fā)展現(xiàn)狀
        1.3.3 國內(nèi)發(fā)展現(xiàn)狀
    1.4 研究的目標(biāo)
    1.5 本論文主要研究工作
    1.6 本文的結(jié)構(gòu)安排
第二章 相關(guān)技術(shù)介紹
    2.1 FPGA／CPLD概述
        2.1.1 FPGA和CPLD的工作原理
        2.1.2 FPGA和CPLD的特點
    2.2 片上系統(tǒng)技術(shù)發(fā)展
        2.1.1 SOC技術(shù)
        2.2.2 SOPC技術(shù)
    2.3 電路設(shè)計方法
        2.3.1 硬件描述語言的分類
        2.3.2 數(shù)字系統(tǒng)設(shè)計方法
    2.4 IP資源復(fù)用理念與IP CORE設(shè)計
        2.4.1 IP資源復(fù)用理念
        2.4.2 IP Core設(shè)計方法
    2.5 傅立葉變換
        2.5.1 離散傅立葉變換
        2.5.2 快速傅立葉變換
    2.6 本章小結(jié)
第三章 基于SOPC的DSP系統(tǒng)的總體設(shè)計方案
    3.1 系統(tǒng)總體設(shè)計
    3.2 總體規(guī)劃
        3.2.1 NIOS嵌入式系統(tǒng)的特點和優(yōu)勢
        3.2.2 FFT運算單元
        3.2.3 實時操作系統(tǒng)管理
        3.2.4 軟件工作流程
    3.3 本章小結(jié)
第四章 系統(tǒng)的硬件設(shè)計
    4.1 基于FPGA架構(gòu)的CYCLONE芯片
        4.1.1 新型可編程架構(gòu)
        4.1.2 嵌入式存儲資源
        4.1.3 EP1C20片內(nèi)資源
    4.2 外圍電源電路
    4.3 FPGA外圍配置芯片
    4.4 A／D器件選擇
    4.5 RS232通信電路
    4.6 本章小結(jié)
第五章 片上系統(tǒng)設(shè)計
    5.1 NIOS系統(tǒng)構(gòu)建
        5.1.1 NIOS Ⅱ軟核
        5.1.2 Avalon交換架構(gòu)
    5.2 PLL的構(gòu)建
    5.3 FIFO模塊
    5.4 多任務(wù)控制編程
        5.4.1 操作系統(tǒng)的移植
        5.4.2 Micro C／OS-Ⅱ系統(tǒng)簡介
        5.4.3 消息郵箱
        5.4.4 多任務(wù)控制的實現(xiàn)
    5.5 本章小結(jié)
第六章 FPGA的FFT實現(xiàn)
    6.1 復(fù)數(shù)乘法原理
    6.2 蝶形處理單元的實現(xiàn)
    6.3 FFT設(shè)計
    6.4 本章小結(jié)
第七章 系統(tǒng)仿真試驗
    7.1 FFT結(jié)果驗證
    7.2 本章小結(jié)
結(jié)論
攻讀碩士學(xué)位期間發(fā)表論文
獨創(chuàng)性聲明
致謝
參考文獻
附錄



本文編號：3777861