本文關鍵詞：基于標準CMOS工藝的純邏輯非揮發(fā)性存儲器關鍵技術研究，由筆耕文化傳播整理發(fā)布。

【摘要】：在電子產品中、SOC（System On Chip，片上系統(tǒng)）或者ASIC設計中，經常需要小容量（幾十比特數(shù)到幾K比特數(shù)）的NVM（Non-Volatile Memory，非揮發(fā)性存儲器），但是傳統(tǒng)的NVM由于需要多層多晶硅來形成浮柵器件，其制造生產相對于標準CMOS工藝來說，需要額外的光罩和工藝步驟，不但工藝復雜而且生產成本高，不利于系統(tǒng)集成；并且擦寫時因為需要15V左右的高壓，從而導致功耗較高，在低功耗、低成本的應用場合（如RFID）并不適用。本文主要研究基于標準CMOS工藝的純邏輯非揮發(fā)性存儲器。 本文針對UHF RFID應用，創(chuàng)新性地采用標準CMOS工藝設計出純邏輯非揮發(fā)性存儲器，也稱為MTP（本文把研究對象稱為MTP）；并提出相應的存儲陣列。本文采用兩個柵極對接的MOS電容來模擬浮柵結構，存儲信息。兩個對接的MOS電容柵極面積一大一小，柵極面積大的就相當于控制柵電容（類似于Flash和EEPROM的控制柵），控制柵電容可以用來控制浮柵中的電壓大小，以便形成產生FN遂穿效應所需的電場；浮柵中電荷的俘獲和移除通過遂穿效應來完成。 另外，本文還創(chuàng)新性地采用新型的電荷泵系統(tǒng)，引進快慢時鐘的方法分兩步爬坡的形式來完成高壓的抬升，拉長整體升壓時間，降低編程功耗；此外，為了減少功耗，采用電容分壓的形式來檢測電壓；采用全PMOS設計出新型的倍壓器，降低了傳輸過程中的電荷損失，采用四相位時鐘進行邏輯控制來防止PMOS管反向漏電，使得倍壓器在低至1V的情況下效率仍達到60%以上，，使得MTP存儲器能在低電壓下編程成功。 本文使用Spectre工具進行電路的設計，使用Hspice和Spectre進行電路仿真；仿真結果表明，本文設計的MTP存儲器最小讀電壓為1V，功耗在1uW左右；最小編程電壓為1.3左右，相應的功耗為15uW左右，相對于傳統(tǒng)EEPROM來說，優(yōu)勢非常明顯。
【關鍵詞】：存儲器 純邏輯 RFID UHF
【學位授予單位】：杭州電子科技大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TP333
【目錄】：

• 摘要5-6
• Abstract6-8
• 目錄8-10
• 第一章 緒論10-14
• 1.1 課題背景10-11
• 1.2 課題研究意義11-12
• 1.3 論文的主要內容和結構安排12-14
• 第二章 超高頻無源標簽性能與存儲器功耗關系14-17
• 2.1 標簽識別距離與功耗的關系14-16
• 2.2 本章小結16-17
• 第三章 非揮發(fā)性存儲器原理研究與分析17-32
• 3.1 NVM 概述17-19
• 3.2 只讀存儲器原理介紹19-27
• 3.2.1 掩膜只讀存儲器（ROM）20-21
• 3.2.2 可編程只讀存儲器（PROM)21-23
• 3.2.3 可擦除可編程只讀存儲器（EPROM）23
• 3.2.4 EEPROM23-25
• 3.2.5 Flash25-27
• 3.3 RRAM27-28
• 3.4 鐵電存儲器28
• 3.5 純邏輯 NVM28-30
• 3.6 幾種非揮發(fā)性存儲器比較30-31
• 3.7 本章小結31-32
• 第四章 MTP 存儲單元與陣列設計32-41
• 4.1 MTP 存儲單元原理設計與分析32-38
• 4.1.1 雙向遂穿存儲器單元32-36
• 4.1.2 MTP 存儲單元36-38
• 4.2 MTP 存儲陣列設計38-40
• 4.3 本章小結40-41
• 第五章 純邏輯 MTP 存儲器電路設計41-64
• 5.1 MTP 存儲器芯片系統(tǒng)架構設計41-42
• 5.2 譯碼電路設計42-44
• 5.2.1 行譯碼電路設計42-44
• 5.2.2 列譯碼電路設計44
• 5.3 電平轉換電路設計44-45
• 5.4 高壓管理單元設計45-62
• 5.4.1 存儲器編程低功耗設計方法46-47
• 5.4.2 低壓高效倍壓電路設計47-51
• 5.4.3 電荷泵電路設計51-59
• 5.4.4 高壓檢測電路設計59-60
• 5.4.5 分壓處理電路設計60-61
• 5.4.6 高壓管理單元整體仿真結果61-62
• 5.5 靈敏放大器設計62-63
• 5.6 本章小結63-64
• 第六章 存儲器功能仿真64-71
• 6.1 MTP 存儲器總體特性64-67
• 6.2 MTP 讀功能仿真67-68
• 6.3 MTP 編程功能仿真68-70
• 6.4 本章小結70-71
• 第七章 總結與展望71-72
• 致謝72-73
• 參考文獻73-77
• 附錄77

【參考文獻】

中國期刊全文數(shù)據庫 前4條

1 張劍云,李建,郭亞煒,沈泊,張衛(wèi);一種適用于開關電容電路的MOS開關柵增壓電路[J];半導體學報;2005年09期

2 Salahddine Krit;Hassan Qjidaa;Imad El Affar;Yafrah Khadija;Ziani Messghati;Yassir El-Ghzizal;;A novel CMOS charge-pump circuit with current mode control 110mA at 2.7V for telecommunication systems[J];半導體學報;2010年04期

3 趙鴻濱;屠海令;杜軍;;非易失性阻變存儲器研究進展[J];稀有金屬;2012年03期

4 金麗妍;JANG Ji-Hye;余憶寧;HA Pan-Bong;KIM Young-Hee;;Design of 512-bit logic process-based single poly EEPROM IP[J];Journal of Central South University of Technology;2011年06期

中國博士學位論文全文數(shù)據庫 前1條

1 靳釗;無源超高頻射頻識別標簽設計中的關鍵技術研究[D];西安電子科技大學;2011年

  本文關鍵詞：基于標準CMOS工藝的純邏輯非揮發(fā)性存儲器關鍵技術研究，由筆耕文化傳播整理發(fā)布。

本文編號：375231