本文關(guān)鍵詞：高速SERDES接口的關(guān)鍵電路設(shè)計，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著通訊技術(shù)的快速發(fā)展,SERDES接口以其傳輸速率高、抗干擾能力強、功耗低等優(yōu)點,迅速成為傳輸接口發(fā)展的主流。8B/10B SERDES作為其中的一種重要結(jié)構(gòu),對其關(guān)鍵電路的研究和設(shè)計一直是研究熱點。其中時鐘與數(shù)據(jù)恢復(fù)電路和串并轉(zhuǎn)換電路作為8B/10B SERDES解串器中的重要組成部分,其性能的好壞直接影響到信號的傳輸質(zhì)量。本文根據(jù)8B/10B SERDES的結(jié)構(gòu)特點,詳細分析了SERDES和解串器工作原理,在此基礎(chǔ)上,確定了解串器的整體架構(gòu),并設(shè)計了用于解串器環(huán)路中的時鐘與數(shù)據(jù)恢復(fù)電路和串并轉(zhuǎn)換電路。在對時鐘與數(shù)據(jù)恢復(fù)電路的設(shè)計中,基于相位插值的結(jié)構(gòu),分別設(shè)計了：鑒相器,用于相位檢測；投票表決電路,用于相位判決和數(shù)字濾波；移位寄存器,用于輸出相位插值控制字；相位插值器,用于對兩相時鐘進行插值操作。整體電路采用全數(shù)字實現(xiàn)的方式,相位抖動小,易于實現(xiàn),保證了時鐘與數(shù)據(jù)的正確恢復(fù)。在串并轉(zhuǎn)換電路的設(shè)計中,分別設(shè)計了樹狀結(jié)構(gòu)和移位寄存結(jié)構(gòu)的串并轉(zhuǎn)換電路,可以分別實現(xiàn)1路至2路和1路至5路的數(shù)據(jù)轉(zhuǎn)換,保證了串行數(shù)據(jù)到并行數(shù)據(jù)的正確轉(zhuǎn)換。本文在1.2V的電源電壓下,基于SMIC 65nm CMOS工藝對電路進行了設(shè)計,并使用Cadence公司的Spectre軟件對電路進行了仿真,結(jié)果表明：所設(shè)計的基于相位插值結(jié)構(gòu)的時鐘與數(shù)據(jù)恢復(fù)電路能夠正確完成相位檢測與判決,對時鐘進行插值操作等功能,在時鐘頻率為2.5GHz時,平均插值步長為7.1ps,能夠用于時鐘與數(shù)據(jù)恢復(fù)；所設(shè)計的串并轉(zhuǎn)換電路在串行傳輸速率為2.5Gbps時,能夠正確實現(xiàn)1路串行數(shù)據(jù)到10路并行數(shù)據(jù)的轉(zhuǎn)換,滿足解串器中串并轉(zhuǎn)換的需要。
【關(guān)鍵詞】：8B/10B SERDES 解串器 時鐘與數(shù)據(jù)恢復(fù)電路 串并轉(zhuǎn)換電路
【學(xué)位授予單位】：合肥工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TP334.7
【目錄】：

• 致謝7-8
• 摘要8-9
• Abstract9-15
• 第一章 緒論15-19
• 1.1 研究背景15-16
• 1.2 國內(nèi)外研究現(xiàn)狀及意義16-18
• 1.3 論文的主要工作及結(jié)構(gòu)18-19
• 第二章 SERDES系統(tǒng)概述19-30
• 2.1 SERDES簡介19-21
• 2.2 SERDES關(guān)鍵電路介紹21-25
• 2.2.1 8B/10B編解碼21-22
• 2.2.2 鎖相環(huán)22-23
• 2.2.3 差分信號發(fā)送器和接收器23-24
• 2.2.4 時鐘與數(shù)據(jù)恢復(fù)電路24-25
• 2.3 信號抖動分析25-29
• 2.3.1 隨機性抖動25-26
• 2.3.2 確定性抖動26-29
• 2.4 本章小結(jié)29-30
• 第三章 解串器架構(gòu)設(shè)計及組成電路30-41
• 3.1 解串器整體架構(gòu)30
• 3.2 解串器組成電路30-40
• 3.2.1 均衡器30-32
• 3.2.2 切片電路32-33
• 3.2.3 混頻器33
• 3.2.4 時鐘與數(shù)據(jù)恢復(fù)電路33-39
• 3.2.5 串并轉(zhuǎn)換電路39-40
• 3.3 本章小結(jié)40-41
• 第四章 電路設(shè)計與仿真41-66
• 4.1 基于相位插值結(jié)構(gòu)的CDR41-54
• 4.1.1 CDR原理41-44
• 4.1.2 CDR電路設(shè)計與仿真44-54
• 4.2 串并轉(zhuǎn)換電路54-62
• 4.2.1 串并轉(zhuǎn)換的原理54-55
• 4.2.2 串并轉(zhuǎn)換電路的結(jié)構(gòu)55-56
• 4.2.3 串并轉(zhuǎn)換電路的設(shè)計56-61
• 4.2.4 串并轉(zhuǎn)換電路整體仿真61-62
• 4.3 切片電路62-63
• 4.4 混頻器63-64
• 4.5 本章小結(jié)64-66
• 第五章 CDR版圖設(shè)計66-72
• 5.1 版圖概述66
• 5.2 版圖設(shè)計相關(guān)知識66-68
• 5.2.1 設(shè)計方法66-67
• 5.2.2 設(shè)計規(guī)則67
• 5.2.3 設(shè)計注意事項67-68
• 5.3 布局布線68-69
• 5.4 CDR版圖設(shè)計69-71
• 5.5 本章小結(jié)71-72
• 第六章 總結(jié)與展望72-74
• 6.1 總結(jié)72
• 6.2 展望72-74
• 參考文獻74-77
• 攻讀碩士學(xué)位期間的學(xué)術(shù)活動及成果情況77

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 陳曾漢;蔡德禮;蔡增華;;帶自恢復(fù)標志的自恢復(fù)電路[J];微型機與應(yīng)用;1992年06期

2 房明軒;;副載波恢復(fù)電路[J];電視技術(shù);1981年03期

3 蘇培煦;電視機直流恢復(fù)電路的原理與維修[J];邯鄲師專學(xué)報;1994年Z1期

4 石秀倫，張維琛，蔣妙法，，唐伯良;彩電副載波恢復(fù)電路的研究與調(diào)試[J];上海大學(xué)學(xué)報(自然科學(xué)版);1995年03期

5 葉國敬;孫曼;郭淦;洪志良;;一種新型結(jié)構(gòu)的高速時鐘數(shù)據(jù)恢復(fù)電路[J];復(fù)旦學(xué)報(自然科學(xué)版);2006年04期

6 江國強;;實現(xiàn)抑頻調(diào)制(TFM)通信的一種方法[J];桂林電子工業(yè)學(xué)院學(xué)報;1982年01期

7 ;其它電路與技術(shù)[J];電子科技文摘;2001年11期

8 胡建峗;李強;閔昊;;一種適用于射頻電子標簽的時鐘數(shù)據(jù)恢復(fù)電路[J];固體電子學(xué)研究與進展;2006年04期

9 張瑞華;謝智波;陸光華;;一種新型的AC-PDP能量恢復(fù)電路[J];光電子技術(shù);2008年02期

10 李學(xué)初;高清運;陳浩瓊;;高性能數(shù)字時鐘數(shù)據(jù)恢復(fù)電路[J];固體電子學(xué)研究與進展;2008年03期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前10條

1 王張萌;高速SERDES接口的關(guān)鍵電路設(shè)計[D];合肥工業(yè)大學(xué);2015年

2 高寧;高性能過采樣時鐘數(shù)據(jù)恢復(fù)電路的研究與設(shè)計[D];南京郵電大學(xué);2014年

3 蔡偉鵬;應(yīng)用于1394b物理層實現(xiàn)的時鐘數(shù)據(jù)恢復(fù)電路的研究和設(shè)計[D];北京交通大學(xué);2014年

4 趙麗爽;應(yīng)用于超高速光纖通信系統(tǒng)中的CDR電路的研究與設(shè)計[D];華中科技大學(xué);2011年

5 宋超俊;2.5GHz全速率時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計[D];哈爾濱工業(yè)大學(xué);2009年

6 楊宗雄;2.5Gbps時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計[D];電子科技大學(xué);2012年

7 溫朝曄;寬鎖定范圍時鐘數(shù)據(jù)恢復(fù)電路的研究與設(shè)計[D];華中科技大學(xué);2012年

8 王宇磊;基于FPGA的光接收機數(shù)據(jù)恢復(fù)電路的設(shè)計與實現(xiàn)[D];電子科技大學(xué);2008年

9 黃沖;高性能時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計與實現(xiàn)[D];長春理工大學(xué);2009年

10 王雙洋;LVDS接收器中時鐘數(shù)據(jù)恢復(fù)電路的研究與設(shè)計[D];華中科技大學(xué);2008年

  本文關(guān)鍵詞：高速SERDES接口的關(guān)鍵電路設(shè)計，由筆耕文化傳播整理發(fā)布。

本文編號：374531