本文關(guān)鍵詞：基于六管存儲單元的高可靠性SRAM設(shè)計，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著微電子技術(shù)的不斷發(fā)展,集成電路包括存儲器芯片呈現(xiàn)出高集成度、快速、低功耗的發(fā)展趨勢。靜態(tài)隨機(jī)讀寫存儲器(SRAM)也得到了長足的發(fā)展,在計算機(jī)、通信等高速數(shù)據(jù)交換系統(tǒng)中得到廣泛應(yīng)用。同時,芯片需要適應(yīng)的工作環(huán)境如磁場、輻射等條件越來越復(fù)雜,對電路可靠性要求隨之提高。因此,對高可靠性SRAM的深入研究開發(fā),建立具有自主知識產(chǎn)權(quán)的芯片單元庫,推動我國的集成電路產(chǎn)業(yè)的發(fā)展,提升綜合國力,具有深遠(yuǎn)的意義。本文首先研究介紹了SRAM的總體結(jié)構(gòu)、工作原理和主要的存儲單元電路,對各主要單元電路結(jié)構(gòu)進(jìn)行了分析總結(jié),根據(jù)其優(yōu)缺點(diǎn)進(jìn)行比較選出適合本課題需求的六管結(jié)構(gòu)。接著對SOI(Silicon-On-Insulator)技術(shù)在工藝和應(yīng)用的不同層面進(jìn)行了介紹,通過工藝流程和材料的控制更好地提升抗噪性能、滿足芯片的高可靠性要求。然后重點(diǎn)介紹了本課題的SOI SRAM設(shè)計中各個主要模塊以及整體芯片的版圖設(shè)計,結(jié)合航天應(yīng)用中的要求,主要在抗輻照和單粒子效應(yīng)等方面進(jìn)行了優(yōu)化考量。在方案的設(shè)計實(shí)現(xiàn)過程中,除了對高可靠性和高性能等方面重點(diǎn)關(guān)注外,還將諸如芯片尺寸、功耗、設(shè)計復(fù)用、拓展等因素進(jìn)行了綜合比較,極大限度地進(jìn)行優(yōu)化改良,使得設(shè)計更好地達(dá)到預(yù)期目標(biāo)。在文中對如何進(jìn)行模塊和版圖設(shè)計進(jìn)行了總結(jié),提出了較多適用于優(yōu)化設(shè)計的觀點(diǎn)和思路,并最終得到驗(yàn)證。在最后的仿真驗(yàn)證過程中,通過關(guān)鍵路徑和激勵信號的生成,在三種不同工作條件下進(jìn)行了嚴(yán)格的后仿真工作。之后對芯片的ESD測試和抗輻照測試等進(jìn)行了測試,通過對芯片進(jìn)行測試,得到本設(shè)計地址取數(shù)時間為12.416ns,靜態(tài)功耗為50.54μA,動態(tài)功耗為36.45mA,ESD耐壓達(dá)到3000V,抗單粒子翻轉(zhuǎn)率大于37MeV·cm2/mg,抗總計量輻射能力大于1.5x103Gy(Si),這些結(jié)果均滿足規(guī)范要求,從而保證芯片一次流片成功。通過本課題的研發(fā),設(shè)計出了滿足高可靠性、高性能要求的SRAM芯片,形成了自有知識產(chǎn)權(quán)的單元電路庫,為今后進(jìn)一步的研發(fā)拓展奠定了基礎(chǔ),積累了經(jīng)驗(yàn)。
【關(guān)鍵詞】：靜態(tài)隨機(jī)讀寫存儲器 SOI 高可靠性 高性能
【學(xué)位授予單位】：北京工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TP333
【目錄】：

• 摘要4-5
• Abstract5-9
• 第1章 緒論9-13
• 1.1 課題來源及研究意義9
• 1.2 SRAM國內(nèi)外研究現(xiàn)狀9-12
• 1.3 課題的研究內(nèi)容12
• 1.4 論文主要結(jié)構(gòu)12-13
• 第2章 SRAM的基本結(jié)構(gòu)和工作原理13-25
• 2.1 存儲器分類13
• 2.2 SRAM的總體結(jié)構(gòu)13-14
• 2.3 SRAM的工作原理14-17
• 2.4 SRAM典型存儲單元結(jié)構(gòu)17-24
• 2.4.1 四管單元電路18
• 2.4.2 五管單元電路18-19
• 2.4.3 七管單元電路19-20
• 2.4.4 八管單元電路20-21
• 2.4.5 九管單元電路21
• 2.4.6 十管單元電路21-22
• 2.4.7 十一管單元電路22-23
• 2.4.8 十二管單元電路23-24
• 2.5 本章小結(jié)24-25
• 第3章 SOI技術(shù)及其應(yīng)用25-35
• 3.1 SOI技術(shù)背景25-26
• 3.2 SOI制備工藝26-29
• 3.2.1 注氧隔離的SIMOX技術(shù)26-27
• 3.2.2 鍵合再減薄的BESOI技術(shù)27
• 3.2.3 Smart Cut技術(shù)和ELTRAN技術(shù)27-29
• 3.3 SOI工藝技術(shù)研究和發(fā)展方向29-30
• 3.3.1 改變SOI材料的基底29
• 3.3.2 改變SOI結(jié)構(gòu)的絕緣埋層材料29-30
• 3.3.3 改變SOI結(jié)構(gòu)的半導(dǎo)體材料30
• 3.4 SOI器件類型及應(yīng)用30-34
• 3.4.1 SOI技術(shù)器件類型31-32
• 3.4.2 SOI器件的應(yīng)用32-34
• 3.5 本章小結(jié)34-35
• 第4章 SOI SRAM設(shè)計35-51
• 4.1 SOI SRAM的總體結(jié)構(gòu)35-36
• 4.2 SOI SRAM單元設(shè)計36-37
• 4.3 譯碼電路37-41
• 4.3.1 地址分配38-39
• 4.3.2 行譯碼39-41
• 4.3.3 列譯碼41
• 4.4 靈敏放大電路41-42
• 4.5 預(yù)充電路42-43
• 4.6 ATD電路43-45
• 4.7 ESD保護(hù)電路45-46
• 4.8 版圖設(shè)計46-49
• 4.8.1 版圖的布局47
• 4.8.2 版圖的設(shè)計47-49
• 4.8.3 版圖的驗(yàn)證49
• 4.9 本章小結(jié)49-51
• 第5章 SOI SRAM的總體仿真及驗(yàn)證51-61
• 5.1 總體仿真51-58
• 5.1.1 關(guān)鍵路徑的選取51-52
• 5.1.2 仿真激勵52-54
• 5.1.3 仿真結(jié)果54-58
• 5.2 流片驗(yàn)證及測試結(jié)果58-60
• 5.3 ESD水平及抗輻照驗(yàn)證60
• 5.4 本章小結(jié)60-61
• 結(jié)論61-63
• 參考文獻(xiàn)63-67
• 致謝67-69
• 個人簡歷、在學(xué)期間發(fā)表的論文與研究成果69

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前2條

1 趙璋,文羽中;日趨成熟的SOI技術(shù)[J];電子工業(yè)專用設(shè)備;2001年01期

2 林成魯，，周祖堯，林梓鑫，李金華;SIMOX技術(shù)的研究進(jìn)展[J];微電子學(xué)與計算機(jī);1995年02期

  本文關(guān)鍵詞：基于六管存儲單元的高可靠性SRAM設(shè)計，由筆耕文化傳播整理發(fā)布。

本文編號：372612