隨著閃存的設(shè)計制造測試在中國的越來越普及,大規(guī)模制造廠在中國如雨后春筍般的涌出,在實(shí)際生產(chǎn)中的測試時間和成品率問題對成本的控制來說就尤為重要.在這里闡述了一個以Intel閃存產(chǎn)品為例,大幅度降低測試時間,擴(kuò)大產(chǎn)能的方法. 本文共分八章.第一章緒論中,介紹了選題的目的意義;第二章,介紹Intel閃存產(chǎn)品版圖,物理結(jié)構(gòu),功能特性.以對產(chǎn)品有一大概認(rèn)識.第三章,從Sort Class的標(biāo)準(zhǔn)測試流程入手,對以往測試流程及其所能檢測的功能有一大致了解.為下一章特殊的Flow做為一個可比對象.第四章,提出1P/E的設(shè)想.介紹這個流程的特殊性,特殊的測試流程結(jié)構(gòu),所能檢測出的失效模型.并對會漏檢的失效模型著力分析.而在第五章～第七章中,對這些未能在特殊流程中檢測出的測試模型,提出解決方案.第八章,通過對第一批1P/E流程的產(chǎn)品的分析總結(jié),進(jìn)一步完善1P/E流程;在最終的量產(chǎn)中得以大規(guī)模運(yùn)用。 

【文章頁數(shù)】：38 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 選題目的及意義
    1.2 流程優(yōu)化目標(biāo)及特色
    1.3 論文的研究內(nèi)容
    1.4 論文結(jié)構(gòu)
第2章 NOR 閃存 產(chǎn)品簡介
    2.1 版圖結(jié)構(gòu)及MLC技術(shù)原理介紹
    2.2 主要功能介紹(Read,Erase,Program)
    2.3 本章小結(jié)
第3章 標(biāo)準(zhǔn)測試流程研究
    3.1 Sort流程
    3.2 Class流程
    3.3 本章小結(jié)
第4章 1PE flow構(gòu)想 以及對Sort Flow的變化
    4.1 1P/E flow構(gòu)想
    4.2 1P/E Flow與標(biāo)準(zhǔn)流程的區(qū)別
    4.3 Sort 1P/E Flow的變化
    4.4 本章小結(jié)
第5章 Margin_delta對1PE flow的影響
    5.1 常規(guī)標(biāo)準(zhǔn)Flow的Margin_Delta失效模型
    5.2 Margin_delta解決方案
        5.2.1 Margin delta失效模型解決方案
        5.2.2 Margin delta測試程序設(shè)計以及實(shí)現(xiàn)
    5.3 本章小結(jié)
第6章 Program對1PE flow的影響
    6.1 常規(guī)標(biāo)準(zhǔn)Flow的Program失效模型
    6.2 Program問題解決方案
    6.3 本章小結(jié)
第7章 Read和Erase對1PE flow的影響
    7.1 常規(guī)標(biāo)準(zhǔn)Flow的Read失效模型
    7.2 常規(guī)標(biāo)準(zhǔn)Flow的Erase失效模型
    7.3 Read和Erase解決方案
第8章 1P/E flow的實(shí)現(xiàn)情況
結(jié)論
參考文獻(xiàn)
致謝



本文編號：3702594