YHFT-DX是一款基于超長(zhǎng)指令字的高性能定點(diǎn)數(shù)字信號(hào)處理器,內(nèi)核的設(shè)計(jì)目標(biāo)要達(dá)到主頻600MHz,峰值速度4800MIPS。為了解決存儲(chǔ)墻問(wèn)題,片內(nèi)緩存采用了“兩級(jí)Cache+RAM”的層次化存儲(chǔ)結(jié)構(gòu),片內(nèi)總線采用增強(qiáng)型的哈佛體系結(jié)構(gòu),其一級(jí)Cache（L1）分為一級(jí)指令Cache和一級(jí)數(shù)據(jù)Cache,工作頻率跟CPU保持一致。 論文主要涉及兩個(gè)方面工作,一是根據(jù)YHFT-DX芯片的設(shè)計(jì)要求,主要采用半定制設(shè)計(jì)的方法,完成了L1控制器的設(shè)計(jì)優(yōu)化、驗(yàn)證和綜合,版圖后的PrimeTime靜態(tài)時(shí)序分析的結(jié)果表明最長(zhǎng)路徑延時(shí)為1.61ns,達(dá)到了600MHz的設(shè)計(jì)目標(biāo);二是完成芯片系統(tǒng)級(jí)模擬驗(yàn)證工作。針對(duì)驗(yàn)證目標(biāo)提出并實(shí)現(xiàn)了基于內(nèi)存監(jiān)視的驗(yàn)證方法,大大提高了驗(yàn)證效率。本文的研究和工程工作主要體現(xiàn)在以下幾個(gè)方面: 1、在結(jié)構(gòu)算法級(jí)、代碼級(jí)、電路級(jí)、布局方面采用了多種優(yōu)化策略,對(duì)L1控制器進(jìn)行了時(shí)序優(yōu)化,優(yōu)化后一級(jí)指令和數(shù)據(jù)Cache的延時(shí)分別減少29.7%和22.2%。 2、采用存儲(chǔ)體分體控制、門(mén)控時(shí)鐘、雙閾值技術(shù)對(duì)L1進(jìn)行了低功耗設(shè)計(jì),實(shí)驗(yàn)結(jié)果表明一級(jí)指令Cac... 

【文章頁(yè)數(shù)】：74 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 課題研究背景
    1.2 相關(guān)研究工作
        1.2.1 Cache 相關(guān)技術(shù)研究
        1.2.2 微處理器驗(yàn)證技術(shù)研究
    1.3 課題完成的主要工作
    1.4 論文的組織結(jié)構(gòu)
第二章 YHFT-DX 一級(jí)Cache 概要設(shè)計(jì)和優(yōu)化策略
    2.1 功能概述和整體結(jié)構(gòu)
    2.2 YHFT-DX 一級(jí)Cache 結(jié)構(gòu)介紹
        2.2.1 一級(jí)指令Cache 結(jié)構(gòu)
        2.2.2 一級(jí)數(shù)據(jù)Cache 結(jié)構(gòu)
    2.3 設(shè)計(jì)存在的問(wèn)題分析
    2.4 優(yōu)化策略
        2.4.1 時(shí)序優(yōu)化的基本策略
        2.4.2 功耗優(yōu)化的基本策略
第三章 L1 的結(jié)構(gòu)和時(shí)序優(yōu)化
    3.1 存儲(chǔ)體的劃分與分體控制
        3.1.1 一級(jí)數(shù)據(jù)Cache 存儲(chǔ)體的縱向劃分
        3.1.2 一級(jí)指令Cache 存儲(chǔ)體的橫向劃分
    3.2 邏輯結(jié)構(gòu)和算法的優(yōu)化
        3.2.1 去除冗余邏輯
        3.2.2 關(guān)鍵操作提前處理
        3.2.3 串行路徑并行處理
        3.2.4 信號(hào)的等價(jià)替換
    3.3 代碼級(jí)的優(yōu)化
        3.3.1 添加流水站
        3.3.2 平衡流水站
        3.3.3 代碼結(jié)構(gòu)的等價(jià)性調(diào)整
        3.3.4 邏輯復(fù)制與高扇出結(jié)點(diǎn)的處理
    3.4 電路級(jí)的優(yōu)化
        3.4.1 部分定制
        3.4.2 單元替換
    3.5 布局優(yōu)化
    3.6 優(yōu)化結(jié)果
第四章 L1 的邏輯綜合與功耗優(yōu)化
    4.1 選擇合適的綜合策略
    4.2 設(shè)置綜合約束
        4.2.1 環(huán)境約束
        4.2.2 設(shè)計(jì)規(guī)則約束
        4.2.3 優(yōu)化約束
        4.2.4 其他約束
    4.3 利用綜合工具插入門(mén)控時(shí)鐘
        4.3.1 全局的動(dòng)態(tài)時(shí)鐘管理
        4.3.2 局部的門(mén)控時(shí)鐘插入
        4.3.3 優(yōu)化結(jié)果
    4.4 雙閾值技術(shù)
        4.4.1 雙閾值的低功耗實(shí)現(xiàn)
        4.4.2 優(yōu)化結(jié)果
    4.5 線負(fù)載模型反標(biāo)注
    4.6 綜合結(jié)果
    4.7 本章小結(jié)
第五章 L1 的功能驗(yàn)證和時(shí)序驗(yàn)證
    5.1 驗(yàn)證的一般方法
    5.2 YHFT-DX 一級(jí)Cache 模擬驗(yàn)證方案
        5.2.1 YHFT-DX 模擬驗(yàn)證環(huán)境
        5.2.2 一級(jí)數(shù)據(jù)Cache 部件級(jí)驗(yàn)證
        5.2.3 一級(jí)指令Cache 部件級(jí)驗(yàn)證
        5.2.4 大型測(cè)試程序驗(yàn)證
    5.3 時(shí)序驗(yàn)證
    5.4 本章小結(jié)
第六章 系統(tǒng)級(jí)驗(yàn)證方法研究
    6.1 傳統(tǒng)驗(yàn)證方法的缺陷
    6.2 基于內(nèi)存監(jiān)視的協(xié)同模擬驗(yàn)證
        6.2.1 基本原理
        6.2.2 軟件模擬器執(zhí)行過(guò)程“拍照”
        6.2.3 RTL 模型的“拍照”
        6.2.4 離線模式下的相片匹配
        6.2.5 “拍照”的頻率
    6.3 YHFT-DX 系統(tǒng)級(jí)驗(yàn)證流程
    6.4 本章小結(jié)
第七章 結(jié)束語(yǔ)
致謝
參考文獻(xiàn)
本人在學(xué)期間取得的學(xué)術(shù)成果


【參考文獻(xiàn)】：
期刊論文
[1]基于標(biāo)準(zhǔn)單元ASIC設(shè)計(jì)的綜合優(yōu)化綜述[J]. 胡春媚,江東,馬劍武,陳書(shū)明,郭陽(yáng).  計(jì)算機(jī)工程與科學(xué). 2005(04)

碩士論文
[1]高性能DSP一級(jí)數(shù)據(jù)Cache控制器的設(shè)計(jì)與實(shí)現(xiàn)[D]. 曹飛.國(guó)防科學(xué)技術(shù)大學(xué) 2009
[2]高性能DSP一級(jí)Cache缺失流水設(shè)計(jì)與實(shí)現(xiàn)[D]. 傅祎暉.國(guó)防科學(xué)技術(shù)大學(xué) 2009
[3]半定制/全定制混合設(shè)計(jì)流程中驗(yàn)證方法研究[D]. 馮超超.國(guó)防科學(xué)技術(shù)大學(xué) 2008
[4]X微處理器時(shí)序驗(yàn)證[D]. 徐毅.國(guó)防科學(xué)技術(shù)大學(xué) 2005
[5]高性能DSP片內(nèi)存儲(chǔ)系統(tǒng)的局部?jī)?yōu)化設(shè)計(jì)研究[D]. 張丹瑜.國(guó)防科學(xué)技術(shù)大學(xué) 2004



本文編號(hào)：3700141