隨著計(jì)算機(jī)通信技術(shù)的高速發(fā)展，通用串行總線（USB）以其高速、支持多種傳輸類型、即插即用、易擴(kuò)充等優(yōu)點(diǎn)被廣泛應(yīng)用于數(shù)據(jù)通信領(lǐng)域。 本文首先分析了USB2.0協(xié)議，包括USB封包的字段類型、封包的類型以及四種不同的數(shù)據(jù)傳輸方式，為USB2.0設(shè)備接口的設(shè)計(jì)提供一定的理論基礎(chǔ)。 其次，數(shù)據(jù)通信中的數(shù)據(jù)可靠性問題是USB設(shè)備接口設(shè)計(jì)中的關(guān)鍵問題之一。本文從四個(gè)方面深入研究了USB設(shè)備接口中數(shù)據(jù)傳輸?shù)目煽啃詥栴}：時(shí)鐘恢復(fù)技術(shù)、數(shù)據(jù)的差錯(cuò)控制、不同時(shí)鐘域間的數(shù)據(jù)傳輸以及USB協(xié)議層的數(shù)據(jù)可靠性問題，并給出了部分理論推導(dǎo)和實(shí)驗(yàn)結(jié)果。 在上述的理論基礎(chǔ)上，本文闡述了USB2.0設(shè)備接口的設(shè)計(jì)，著重研究了數(shù)據(jù)同步傳輸模塊、包編碼／解碼模塊和端點(diǎn)控制模塊的設(shè)計(jì)與實(shí)現(xiàn)。 最后，本文搭建了USB2.0設(shè)備接口的RTL級(jí)仿真平臺(tái)，并給出了具體的驗(yàn)證方案，驗(yàn)證結(jié)果表明設(shè)計(jì)符合功能要求。此外，本文基于SMIC0.18的工藝庫對(duì)設(shè)計(jì)進(jìn)行了邏輯綜合，實(shí)驗(yàn)結(jié)果表明所設(shè)計(jì)的電路時(shí)序正確。 

【文章頁數(shù)】：86 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
致謝
插圖清單
表格清單
第一章 緒論
    1.1 集成電路發(fā)展歷史
    1.2 IP、SoC及IP重用
    1.3 USB的發(fā)展背景及特點(diǎn)
    1.4 USB2.0發(fā)展現(xiàn)狀及課題意義
    1.5 課題來源及論文的主要工作
        1.5.1 課題來源
        1.5.2 論文的主要內(nèi)容及章節(jié)安排
第二章 USB2.0協(xié)議分析
    2.1 字段的定義
        2.1.1 同步字段(SYNC)
        2.1.2 封包標(biāo)志符字段(PID)
        2.1.3 地址字段
        2.1.4 端點(diǎn)字段
        2.1.5 幀號(hào)字段
        2.1.6 數(shù)據(jù)字段
        2.1.7 循環(huán)冗余碼(CRC)字段
            2.1.7.1 令牌包的 CRC碼
            2.1.7.2 數(shù)據(jù)包的 CRC碼
        2.1.8 封包結(jié)束字段(EOP)
    2.2 包類型
        2.2.1 令牌包
        2.2.2 數(shù)據(jù)包
        2.2.3 握手包
    2.3 USB傳輸類型
        2.3.1 控制傳輸
        2.3.2 中斷傳輸
        2.3.3 等時(shí)傳輸
        2.3.4 批量傳輸
    2.4 小結(jié)
第三章 USB設(shè)備接口數(shù)據(jù)可靠性研究
    3.1 USB設(shè)備接口電路的幾個(gè)數(shù)據(jù)可靠性問題
    3.2 時(shí)鐘恢復(fù)(CR)
        3.2.1 串行數(shù)據(jù)通信的同步方式
        3.2.2 兩種時(shí)鐘恢復(fù)(CR)技術(shù)
        3.2.3 兩種時(shí)鐘恢復(fù)(CR)技術(shù)的比較
        3.2.4 時(shí)鐘恢復(fù)(CR)電路的設(shè)計(jì)
    3.3 USB設(shè)備接口中的差錯(cuò)控制
        3.3.1 差錯(cuò)控制的概念以及原因
        3.3.2 CRC編碼與校驗(yàn)的硬件實(shí)現(xiàn)
            3.3.2.1 CRC算法原理
            3.3.2.2 串行 CRC碼產(chǎn)生校驗(yàn)電路
            3.3.2.3 并行 CRC碼產(chǎn)生校驗(yàn)電路
        3.3.3 NRZI碼中的位填充和位剝離
    3.4 不同時(shí)鐘域間的數(shù)據(jù)傳輸
        3.4.1 USB設(shè)備接口中的同步策略
        3.4.2 同步器的研究
            3.4.2.1 亞穩(wěn)態(tài)的概念以及產(chǎn)生原因
            3.4.2.2 影響同步失效率的因素
            3.4.2.3 同步器結(jié)構(gòu)及原理
        3.4.3 異步FIFO的研究
            3.4.3.1 異步FIFO的結(jié)構(gòu)及特點(diǎn)
            3.4.3.2 異步FIFO中地址指針的同步與變換
            3.4.3.3 異步FIFO的指針比較
    3.5 USB協(xié)議層的可靠性要求
    3.6 小結(jié)
第四章 USB2.0設(shè)備接口的設(shè)計(jì)
    4.1 USB2.0設(shè)備接口的功能概述
    4.2 USB2.0設(shè)備接口的體系結(jié)構(gòu)
    4.3 USB2.0設(shè)備接口的寄存器映射
    4.4 數(shù)據(jù)同步傳輸模塊的設(shè)計(jì)
        4.4.1 數(shù)據(jù)同步傳輸模塊的整體構(gòu)架
        4.4.2 數(shù)據(jù)同步接收模塊的設(shè)計(jì)實(shí)現(xiàn)
            4.4.2.1 數(shù)據(jù)同步接收模塊的結(jié)構(gòu)
            4.4.2.2 8位或16位的數(shù)據(jù)接收
        4.4.3 數(shù)據(jù)同步發(fā)送模塊的設(shè)計(jì)實(shí)現(xiàn)
            4.4.3.1 數(shù)據(jù)同步發(fā)送模塊的結(jié)構(gòu)
            4.4.3.2 8位和16位數(shù)據(jù)的發(fā)送控制
        4.4.4 數(shù)據(jù)接收與發(fā)送中的兩個(gè)問題
        4.4.5 事件檢測模塊的設(shè)計(jì)實(shí)現(xiàn)
            4.4.5.1 USB總線狀態(tài)的定義
            4.4.5.2 事件檢測中復(fù)位、掛起和恢復(fù)的概念
            4.4.5.3 高速檢測握手狀態(tài)實(shí)現(xiàn)
    4.5 包編/解碼模塊的設(shè)計(jì)實(shí)現(xiàn)
        4.5.1 包編/解碼模塊中狀態(tài)機(jī)的設(shè)計(jì)
            4.5.1.1 狀態(tài)的設(shè)定
            4.5.1.2 狀態(tài)的跳轉(zhuǎn)
        4.5.2 包編/解碼模塊中數(shù)據(jù)的傳輸
    4.6 端點(diǎn)控制模塊的設(shè)計(jì)實(shí)現(xiàn)
        4.6.1 端點(diǎn)0控制的實(shí)現(xiàn)
            4.6.1.1 狀態(tài)的設(shè)定
            4.6.1.2 狀態(tài)的轉(zhuǎn)移
            4.6.1.3 狀態(tài)機(jī)控制下的數(shù)據(jù)流
        4.6.2 端點(diǎn)1-15的控制實(shí)現(xiàn)
            4.6.2.1 狀態(tài)的設(shè)定
            4.6.2.2 狀態(tài)的轉(zhuǎn)移
            4.6.2.3 端點(diǎn)控制寄存器的寫控制
            4.6.2.4 端點(diǎn)設(shè)計(jì)中存儲(chǔ)數(shù)據(jù)的計(jì)算
    4.7 小結(jié)
第五章 USB2.0設(shè)備接口的驗(yàn)證與綜合
    5.1 集成電路驗(yàn)證技術(shù)
        5.1.1 動(dòng)態(tài)驗(yàn)證技術(shù)
        5.1.2 靜態(tài)驗(yàn)證技術(shù)
        5.1.3 形式化驗(yàn)證技術(shù)
        5.1.4 物理驗(yàn)證技術(shù)
    5.2 USB2.0設(shè)備接口的驗(yàn)證
        5.2.1 RTL仿真
        5.2.2 USB2.0設(shè)備接口的驗(yàn)證平臺(tái)
        5.2.3 任務(wù)函數(shù)的類型及設(shè)計(jì)
        5.2.4 USB2.0設(shè)備接口的驗(yàn)證方案
    5.3 集成電路的邏輯綜合
    5.4 USB2.0設(shè)備接口的邏輯綜合
        5.4.1 綜合環(huán)境設(shè)置
        5.4.2 時(shí)序約束設(shè)置
        5.4.3 時(shí)鐘設(shè)置
        5.4.4 設(shè)計(jì)規(guī)則設(shè)置
        5.4.5 綜合策略與過程
        5.4.6 綜合報(bào)告分析
            5.4.6.1 USB2.0設(shè)備接口的面積報(bào)告
            5.4.6.2 USB2.0設(shè)備接口的時(shí)序報(bào)告
    5.5 小結(jié)
第六章 總結(jié)與展望
    6.1 論文工作總結(jié)
    6.2 展望
參考文獻(xiàn)
攻讀碩士學(xué)位期間發(fā)表的論文


【參考文獻(xiàn)】：
期刊論文
[1]基于Verilog HDL的高效狀態(tài)機(jī)設(shè)計(jì)[J]. 溫國忠.  電子工程師. 2006(06)



本文編號(hào)：3696694