隨著集成電路規(guī)模和復(fù)雜度的不斷增大,在集成電路設(shè)計(jì)中,功能驗(yàn)證的作用越來越重要,是保證芯片流片是否成功的關(guān)鍵性因素。在功能驗(yàn)證中對寄存器的驗(yàn)證是保障后續(xù)驗(yàn)證工作順利進(jìn)行的重要一環(huán),同時(shí)也是非常繁瑣和容易出錯的。 本文的主要內(nèi)容是利用VMM（Verification Methodology Manual）中的寄存器/存儲器抽象層驗(yàn)證技術(shù)和解決方案——RAL（Register Abstraction Layer）,開發(fā)出一種驗(yàn)證寄存器功能的自動化、可復(fù)用的方法,并利用此方法完成了項(xiàng)目中寄存器的驗(yàn)證。本文首先研究了VMM驗(yàn)證方法學(xué)和RAL,然后,在此基礎(chǔ)上重點(diǎn)講述了此驗(yàn)證方法的開發(fā)過程,包括RAL模型產(chǎn)生器的設(shè)計(jì)和驗(yàn)證方法的實(shí)現(xiàn),接著,使用此方法完成了對項(xiàng)目中寄存器的驗(yàn)證,包括RAL環(huán)境的集成,驗(yàn)證寄存器的初始值、復(fù)位功能、讀寫屬性、耦合關(guān)系,最后給出仿真波形、驗(yàn)證結(jié)果和覆蓋率統(tǒng)計(jì),其中驗(yàn)證結(jié)果全部passed,覆蓋率達(dá)到了100%。 

【文章頁數(shù)】：97 頁

【學(xué)位級別】：碩士

【部分圖文】：

讀寄存器仿真時(shí)序圖

寫寄存器仿真時(shí)序圖

仿真結(jié)果

【參考文獻(xiàn)】：
期刊論文
[1]基于SystemVerilog的驗(yàn)證平臺建模技術(shù)[J]. 閆沫.  現(xiàn)代電子技術(shù). 2009(18)
[2]基于層次化驗(yàn)證平臺的存儲器控制器功能驗(yàn)證[J]. 吳英攀,于立新,薛可,莊偉.  微電子學(xué)與計(jì)算機(jī). 2009(02)
[3]基于VMM的芯片驗(yàn)證平臺設(shè)計(jì)[J]. 侯海軍,郭斌林.  中國水運(yùn)(下半月). 2008(12)
[4]基于FPGA的SOC驗(yàn)證平臺的設(shè)計(jì)[J]. 于治樓,姜凱,李峰.  信息技術(shù)與信息化. 2008(05)
[5]System Verilog中的隨機(jī)化激勵[J]. 楊鑫,徐偉俊,陳先勇,夏宇聞.  中國集成電路. 2007(10)
[6]針對功能覆蓋率的驗(yàn)證過程[J]. 徐偉俊,楊鑫,陳先勇,夏宇聞.  中國集成電路. 2007(07)
[7]集成電路的現(xiàn)狀及其發(fā)展趨勢[J]. 馮亞林,張蜀平.  微電子學(xué). 2006(02)
[8]一種基于功能覆蓋率的驗(yàn)證環(huán)境的構(gòu)建方法[J]. 遲志剛,高德遠(yuǎn),樊曉椏,靳戰(zhàn)鵬.  計(jì)算機(jī)工程與應(yīng)用. 2006(05)

博士論文
[1]嵌入式SRAM的優(yōu)化設(shè)計(jì)方法與測試技術(shù)研究[D]. 周清軍.西安電子科技大學(xué) 2009
[2]數(shù)字電路BIST設(shè)計(jì)中的優(yōu)化技術(shù)[D]. 談恩民.上海交通大學(xué) 2007
[3]SoC軟/硬件協(xié)同設(shè)計(jì)方法研究[D]. 詹瑾瑜.電子科技大學(xué) 2006

碩士論文
[1]基于VMM的緩存管理模塊的驗(yàn)證[D]. 胡新林.西安電子科技大學(xué) 2010
[2]基于分組傳送的流量管理芯片調(diào)度的驗(yàn)證[D]. 劉燕.電子科技大學(xué) 2009
[3]嵌入式隨機(jī)存儲器測試研究及仿真[D]. 宋毅.湖南大學(xué) 2008
[4]基于March C+算法的MBIST設(shè)計(jì)[D]. 鄧吉建.貴州大學(xué) 2008
[5]基于SoC的IP軟核設(shè)計(jì)與驗(yàn)證[D]. 周悅.西安電子科技大學(xué) 2007



本文編號：3696682