系統(tǒng)級(jí)模擬在功能完備性驗(yàn)證、缺陷分析等方面有著重要作用,尤其是針對(duì)多處理器嵌入式設(shè)備進(jìn)行系統(tǒng)級(jí)模擬時(shí),處理器之間耦合與通信關(guān)系分析更是值得關(guān)注的問題。 本文首先采用分層的設(shè)計(jì)思想,構(gòu)建了包含插件層、控制層和應(yīng)用層的系統(tǒng)級(jí)模擬器總體框架。針對(duì)多處理器間通信模擬的問題,從分析處理器間的多種通信方式入手,構(gòu)建了能夠以統(tǒng)一形式表示處理器間多種通信方式的通信插件功能模型,設(shè)計(jì)了通信插件的統(tǒng)一結(jié)構(gòu)。采用引腳互連和指針連接相結(jié)合的方式實(shí)現(xiàn)了處理器插件和通信插件之間的連接,采用全局時(shí)鐘同步機(jī)制保證了系統(tǒng)級(jí)模擬的時(shí)序關(guān)系。 通過FIFO存儲(chǔ)器和I/O端口等典型的通信插件實(shí)例對(duì)通信插件功能模型進(jìn)行了驗(yàn)證,采用插件組裝法構(gòu)建了一個(gè)針對(duì)多處理器的系統(tǒng)級(jí)模擬環(huán)境,并進(jìn)一步對(duì)通信插件的性能進(jìn)行測試,結(jié)果表明具有良好的可靠性和高效性。 

【文章頁數(shù)】：74 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
表目錄
圖目錄
摘要
ABSTRACT
第一章 緒論
    1.1 課題研究背景與意義
    1.2 國內(nèi)外研究現(xiàn)狀
    1.3 研究內(nèi)容
    1.4 本文的組織與結(jié)構(gòu)
第二章 系統(tǒng)級(jí)模擬器總體框架
    2.1 系統(tǒng)的設(shè)計(jì)目標(biāo)和實(shí)現(xiàn)思路
        2.1.1 設(shè)計(jì)目標(biāo)
        2.1.2 實(shí)現(xiàn)思路
    2.2 總體框架
    2.3 插件層
        2.3.1 處理器插件
        2.3.2 外圍設(shè)備插件
        2.3.3 通信插件
    2.4 控制層
        2.4.1 功能模塊
        2.4.2 硬件模擬環(huán)境
    2.5 應(yīng)用層
    2.6 小結(jié)
第三章 通信插件功能模型的構(gòu)建
    3.1 多處理器之間的通信方式
        3.1.1 基于共享存儲(chǔ)體
        3.1.2 基于總線互連
    3.2 關(guān)鍵問題分析
    3.3 通信方式抽象
    3.4 通信插件功能模型構(gòu)建
        3.4.1 通信插件功能分析
        3.4.2 硬件資源模塊
        3.4.3 內(nèi)部邏輯模塊
        3.4.4 外部通信接口模塊
    3.5 通信插件結(jié)構(gòu)設(shè)計(jì)
    3.6 小結(jié)
第四章 通信插件功能模型驗(yàn)證
    4.1 通信插件功能模型的驗(yàn)證方法
        4.1.1 驗(yàn)證目標(biāo)
        4.1.2 驗(yàn)證步驟
    4.2 FIFO存儲(chǔ)器通信插件實(shí)例驗(yàn)證
        4.2.1 工作機(jī)制分析
        4.2.2 與通信插件功能模型的比照
        4.2.3 實(shí)例化
    4.3 雙口RAM通信插件實(shí)例驗(yàn)證
        4.3.1 工作機(jī)制分析
        4.3.2 與通信插件功能模型的比照
        4.3.3 實(shí)例化
    4.4 I/O端口通信插件實(shí)例驗(yàn)證
        4.4.1 工作機(jī)制分析
        4.4.2 與通信插件功能模型的比照
        4.4.3 實(shí)例化
    4.5 小結(jié)
第五章 多處理器協(xié)同模擬環(huán)境構(gòu)建
    5.1 基本構(gòu)建方法
        5.1.1 構(gòu)建流程
        5.1.2 關(guān)鍵問題分析及解決思路
    5.2 插件加載的實(shí)現(xiàn)
    5.3 插件間連接的實(shí)現(xiàn)
    5.4 處理器間的調(diào)度機(jī)制
    5.5 小結(jié)
第六章 性能測試與結(jié)論
    6.1 測試環(huán)境
    6.2 測試目標(biāo)及策略
        6.2.1 測試目標(biāo)
        6.2.2 測試策略
    6.3 實(shí)驗(yàn)一：基于I/O端口通信插件的性能測試
        6.3.1 目標(biāo)模擬環(huán)境介紹
        6.3.2 準(zhǔn)確性測試
        6.3.3 傳輸效率測試
    6.4 實(shí)驗(yàn)二：基于FIFO存儲(chǔ)器通信插件的性能測試
        6.4.1 目標(biāo)模擬環(huán)境介紹
        6.4.2 準(zhǔn)確性測試
        6.4.3 傳輸效率測試
    6.5 相關(guān)模擬器比較
    6.6 測試結(jié)果分析
結(jié)束語
參考文獻(xiàn)
作者簡歷攻讀碩士學(xué)位期間完成的主要工作
致謝


【參考文獻(xiàn)】：
期刊論文
[1]基于插件技術(shù)的多目標(biāo)指令集模擬器設(shè)計(jì)與實(shí)現(xiàn)[J]. 宋彭濤,蔣烈輝,謝耀濱,王九宇,余弦,田立.  信息工程大學(xué)學(xué)報(bào). 2010(01)
[2]插件式開發(fā)技術(shù)研究與實(shí)現(xiàn)[J]. 高慧萍,呂俊.  計(jì)算機(jī)工程與設(shè)計(jì). 2009(16)
[3]FIFO可靠性設(shè)計(jì)與研究[J]. 張瑩,陽璞瓊.  微處理機(jī). 2008(06)
[4]計(jì)算機(jī)體系結(jié)構(gòu)軟件模擬技術(shù)[J]. 喻之斌,金海,鄒南海.  軟件學(xué)報(bào). 2008(04)
[5]ArmSim全系統(tǒng)模擬器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 鄧立波,龍翔,高小鵬.  微計(jì)算機(jī)信息. 2008(02)
[6]多CPU并行通信中雙口RAM的仲裁策略研究與應(yīng)用[J]. 陳志鳳.  自動(dòng)化技術(shù)與應(yīng)用. 2007(07)
[7]基于雙口RAM的雙CPU并行通信的研究與實(shí)現(xiàn)[J]. 王雪.  微計(jì)算機(jī)信息. 2007(14)
[8]基于龍芯CPU的多核全系統(tǒng)模擬器SimOS-Goodson[J]. 高翔,張福新,湯彥,章隆兵,胡偉武,唐志敏.  軟件學(xué)報(bào). 2007(04)
[9]通用嵌入式系統(tǒng)全系統(tǒng)模擬器模型[J]. 趙軍,卜佳俊,柯化成,陳純.  計(jì)算機(jī)工程與應(yīng)用. 2006(17)
[10]兼容Linux應(yīng)用環(huán)境的多粒度全系統(tǒng)模擬平臺(tái)-SandUPSim[J]. 沈林峰 ,陳明宇 ,許建衛(wèi) ,張文力 ,孫國忠.  計(jì)算機(jī)工程與應(yīng)用. 2005(22)

碩士論文
[1]嵌入式異構(gòu)多核體系的片上通信[D]. 陳國兵.浙江大學(xué) 2007
[2]基于SimpleScalar的擁有存儲(chǔ)與總線擴(kuò)展能力的異構(gòu)多核仿真器[D]. 林明亮.上海交通大學(xué) 2007
[3]SmartSimular：基于虛擬指令集的嵌入式系統(tǒng)模擬器[D]. 姜旭鋒.浙江大學(xué) 2006
[4]嵌入式系統(tǒng)全系統(tǒng)模擬器框架設(shè)計(jì)與實(shí)現(xiàn)[D]. 柯化成.浙江大學(xué) 2006



本文編號(hào)：3692814