4位MCU VERILOG軟核設計
發(fā)布時間:2022-08-10 10:08
作為集成電路設計企業(yè),從傳統(tǒng)設計方法到硬件描述語言的設計方法的轉(zhuǎn)換,已勢在必行。特別是結(jié)合實際工作項目,建立自己的IP庫,不斷創(chuàng)新,加快開發(fā)力度,才能立足于競爭日益激烈的IC設計行業(yè)。本課題的研究與實踐將有助于本公司建立在MCU方面自己的軟核。在此基礎上延伸公司的產(chǎn)品。作為傳統(tǒng)集成電路設計企業(yè),缺少先進設計方法的技術(shù)基礎和雄厚資金,能夠建立自己Top-down的設計流程,完成產(chǎn)品設計都是需要循序漸進的。本論文以此為基礎,把此款MCU軟核應用到紅外遙控發(fā)射系列電路的開發(fā)。此軟核經(jīng)過了FPGA驗證,并且完成了紅外遙控發(fā)射電路的樣品開發(fā),經(jīng)過了硅驗證,目前處于出樣階段。帶領團隊逐步建立了自己的Top-Down設計流程,并且繼續(xù)開發(fā)出了8位的MCU軟核,也應用到實際電路中。此微控制器設計的指令系統(tǒng)具有68條操作指令,是四位微處理器mcu的軟核,可以完成數(shù)據(jù)傳送、數(shù)據(jù)操作、邏輯運算、判斷比較、跳轉(zhuǎn)、查表和調(diào)用子程序等微操作。提供兩種工作方式的定時器。在整個設計過程中,首先制定了MCU的設計規(guī)范,定義了設計構(gòu)架和劃分了子模塊,對內(nèi)部寄存器進行了定義;其次分析了指令表,合理設計了指令執(zhí)行的狀態(tài)機;然...
【文章頁數(shù)】:64 頁
【學位級別】:碩士
【文章目錄】:
摘要
Abstract
第一章 緒論
1.1 緣起
1.1.1 設計方法特點
1.1.2 研究目的
1.2 集成電路設計方法的比較
1.2.1 芯片反向設計
1.2.2 ASIC電路設計
1.2.3 SoC電路設計
1.3 可重用設計
第二章 軟核設計流程
2.1 一般設計過程組成
2.2 基于RTL的設計方法和流程
2.2.1 系統(tǒng)構(gòu)架和規(guī)范的建立
2.2.2 功能設計規(guī)范
2.2.3 編碼設計
2.2.4 驗證
2.2.5 邏輯綜合
2.3 基于工具的RTL設計流程
第三章 軟核設計
3.1 概述
3.1.1 軟核主要組織特點
3.1.2 管腳說明
3.2 寄存器定義
3.3 CPU功能模塊
3.4 模塊結(jié)構(gòu)描述
3.5 各模塊結(jié)構(gòu)描述
3.5.1 序列狀態(tài)機模塊(SEQUENCER.V)
3.5.2 數(shù)據(jù)通道模塊(DATAPATH.V)
3.5.3 總線控制模塊:BUSCON.V
3.5.4 定時器
3.5.5 看門狗定時器模塊
3.5.6 波形產(chǎn)生器模塊:CARR.V
3.5.7 時鐘產(chǎn)生器模塊:STOP_CLK.V
3.5.8 程序存儲器:ROM.V
3.5.9 數(shù)據(jù)存儲器:RAM.V
3.6 時序圖
3.7 內(nèi)部寄存器復位狀態(tài)
第四章 指令集
4.1 指令
4.2 符號
4.3 指令類型
4.3.1 寄存器間傳遞指令
4.3.2 RAM地址指令
4.3.3 RAM與寄存器間傳遞指令
4.3.4 算術(shù)操作指令
4.3.5 位操作指令
4.3.6 比較操作指令
4.3.7 跳轉(zhuǎn)指令
4.3.8 子程序調(diào)用指令
4.3.9 定時器操作指令
4.3.10 輸入/輸出指令
4.3.11 載波控制操作指令
4.3.12 其他操作指令
4.4 指令碼表
第五章 仿真驗證
5.1 功能驗證
5.1.1 端口CARR按鍵輸出波形
5.2 指令驗證
5.2.1 指令Ar操作波形
5.2.2 指令BL p,a操作波形
5.2.3 指令DEY操作
5.2.4 指令RT操作波形
5.2.5 指令SEA n操作波形
5.2.6 指令TABP p操作波形
5.3 邏輯綜合和實體驗證
第六章 結(jié)束語
參考文獻
作者簡介
本文編號:3673444
【文章頁數(shù)】:64 頁
【學位級別】:碩士
【文章目錄】:
摘要
Abstract
第一章 緒論
1.1 緣起
1.1.1 設計方法特點
1.1.2 研究目的
1.2 集成電路設計方法的比較
1.2.1 芯片反向設計
1.2.2 ASIC電路設計
1.2.3 SoC電路設計
1.3 可重用設計
第二章 軟核設計流程
2.1 一般設計過程組成
2.2 基于RTL的設計方法和流程
2.2.1 系統(tǒng)構(gòu)架和規(guī)范的建立
2.2.2 功能設計規(guī)范
2.2.3 編碼設計
2.2.4 驗證
2.2.5 邏輯綜合
2.3 基于工具的RTL設計流程
第三章 軟核設計
3.1 概述
3.1.1 軟核主要組織特點
3.1.2 管腳說明
3.2 寄存器定義
3.3 CPU功能模塊
3.4 模塊結(jié)構(gòu)描述
3.5 各模塊結(jié)構(gòu)描述
3.5.1 序列狀態(tài)機模塊(SEQUENCER.V)
3.5.2 數(shù)據(jù)通道模塊(DATAPATH.V)
3.5.3 總線控制模塊:BUSCON.V
3.5.4 定時器
3.5.5 看門狗定時器模塊
3.5.6 波形產(chǎn)生器模塊:CARR.V
3.5.7 時鐘產(chǎn)生器模塊:STOP_CLK.V
3.5.8 程序存儲器:ROM.V
3.5.9 數(shù)據(jù)存儲器:RAM.V
3.6 時序圖
3.7 內(nèi)部寄存器復位狀態(tài)
第四章 指令集
4.1 指令
4.2 符號
4.3 指令類型
4.3.1 寄存器間傳遞指令
4.3.2 RAM地址指令
4.3.3 RAM與寄存器間傳遞指令
4.3.4 算術(shù)操作指令
4.3.5 位操作指令
4.3.6 比較操作指令
4.3.7 跳轉(zhuǎn)指令
4.3.8 子程序調(diào)用指令
4.3.9 定時器操作指令
4.3.10 輸入/輸出指令
4.3.11 載波控制操作指令
4.3.12 其他操作指令
4.4 指令碼表
第五章 仿真驗證
5.1 功能驗證
5.1.1 端口CARR按鍵輸出波形
5.2 指令驗證
5.2.1 指令Ar操作波形
5.2.2 指令BL p,a操作波形
5.2.3 指令DEY操作
5.2.4 指令RT操作波形
5.2.5 指令SEA n操作波形
5.2.6 指令TABP p操作波形
5.3 邏輯綜合和實體驗證
第六章 結(jié)束語
參考文獻
作者簡介
本文編號:3673444
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3673444.html
最近更新
教材專著