在現(xiàn)代雷達(dá)、制導(dǎo)與引信、高能物理、聲納處理等科研領(lǐng)域，目標(biāo)試驗數(shù)據(jù)不僅是檢驗算法有效性的重要依據(jù)，而且也是算法修正的依據(jù)；綜合測試系統(tǒng)是獲取和保存目標(biāo)試驗數(shù)據(jù)的主要設(shè)備，在現(xiàn)代科學(xué)研究中的地位和作用日益重要，已經(jīng)成為外場試驗的基本條件和關(guān)系到試驗成敗的關(guān)鍵因素之一。 針對這種現(xiàn)狀，本文設(shè)計了一種基于PCI總線的高速連續(xù)測試系統(tǒng)，實現(xiàn)了對4路模擬信號的并行采集和存儲，每路采樣分辨率可達(dá)16位、采樣率可達(dá)20MHz，可連續(xù)進(jìn)行數(shù)小時數(shù)據(jù)采集，總存儲容量達(dá)到數(shù)T且可擴展。 文中介紹了測試系統(tǒng)的發(fā)展現(xiàn)狀、構(gòu)建測試系統(tǒng)的常用技術(shù)、PCI總線協(xié)議、接口規(guī)范和接口方法，分析了目前制約PCI總線在高速連續(xù)測試領(lǐng)域應(yīng)用的因素，探討克服這些因素的方法。本文選用實時數(shù)據(jù)流存儲卡實現(xiàn)數(shù)據(jù)實時存盤；設(shè)計了高速數(shù)據(jù)采集卡和高速數(shù)據(jù)回放卡，完成數(shù)據(jù)的采集和回放，控制采集卡和回放卡的數(shù)據(jù)通過Scatter／Gather DMA實現(xiàn)基于PCI總線的數(shù)據(jù)交換。 本文重點論述了基于FPGA的PCI數(shù)據(jù)采集卡、回放卡的設(shè)計，采集卡、回放卡和實時數(shù)據(jù)流存儲卡高速數(shù)據(jù)交換的實現(xiàn)。重點論述了包括模擬電路的設(shè)計、板... 

【文章頁數(shù)】：128 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
1 緒論
    1.1 引言
    1.2 自動測試系統(tǒng)的發(fā)展
    1.3 基于總線技術(shù)測試系統(tǒng)的發(fā)展
        1.3.1 CAMAC總線系統(tǒng)
        1.3.2 GPIB(General Purpose Interface Bus)總線系統(tǒng)
        1.3.3 VXI總線系統(tǒng)
        1.3.4 PCI／CPCI／PXI總線系統(tǒng)
    1.4 開展本課題目的和意義
    1.5 本課題所完成的工作
2 本測試系統(tǒng)需求分析
    2.1 自動測試系統(tǒng)的詳細(xì)分析
        2.1.1 測試系統(tǒng)的構(gòu)成
        2.1.2 測試系統(tǒng)的主要性能指標(biāo)
    2.2 本系統(tǒng)所測信號
        2.2.1 雷達(dá)回波信號
        2.2.2 本系統(tǒng)的測試對象
        2.2.3 本系統(tǒng)中將用到的名詞術(shù)語
    2.3 系統(tǒng)設(shè)計目標(biāo)
        2.3.1 系統(tǒng)功能描述
        2.3.2 系統(tǒng)設(shè)計指標(biāo)
    2.4 系統(tǒng)設(shè)計原則
3 系統(tǒng)實現(xiàn)的策略研究和方案分析
    3.1 系統(tǒng)的分層模型
    3.2 系統(tǒng)難點剖析
    3.3 系統(tǒng)高速實時連續(xù)數(shù)據(jù)存儲的實現(xiàn)方案
        3.3.1 傳統(tǒng)的數(shù)據(jù)存儲方案
        3.3.2 傳統(tǒng)實現(xiàn)方法的缺點
        3.3.3 系統(tǒng)方案改進(jìn)思路
        3.3.4 基于實時數(shù)據(jù)流存儲卡的系統(tǒng)實現(xiàn)方案
    3.4 數(shù)據(jù)采集和數(shù)據(jù)回放功能的實現(xiàn)方案
        3.4.1 高速數(shù)據(jù)轉(zhuǎn)換電路方案
        3.4.2 高速數(shù)據(jù)緩沖電路
            3.4.2.1 緩沖區(qū)類型
            3.4.2.2 高速緩存的構(gòu)建方法
            3.4.2.3 本設(shè)計緩沖區(qū)的構(gòu)建
    3.5 PCI總線接口技術(shù)
        3.5.1 PCI總線的系統(tǒng)結(jié)構(gòu)
        3.5.2 PCI總線的接口信號
        3.5.3 PCI總線的操作時序
        3.5.4 DMA傳輸模式
        3.5.5 PCI接口控制器的實現(xiàn)
        3.5.6 PCI接口電路選擇
    3.6 基于PCI總線的高速數(shù)據(jù)存?zhèn)魉秃蛿?shù)據(jù)鏈路層實現(xiàn)方法
    3.7 本文測試系統(tǒng)的總體思路
    3.8 基于FPGA技術(shù)與HDL語言
        3.8.1 FPGA技術(shù)
        3.8.2 HDL語言
        3.8.3 FPGA技術(shù)和HDL語言在本系統(tǒng)中的應(yīng)用
4 基于FPGA的硬件系統(tǒng)和PCI數(shù)據(jù)傳輸詳細(xì)設(shè)計
    4.1 測試系統(tǒng)的總體結(jié)構(gòu)
        4.1.1 硬件系統(tǒng)的組成
        4.1.2 模塊劃分
    4.2 模擬子卡的設(shè)計
        4.2.1 模擬調(diào)理電路設(shè)計
        4.2.2 信號轉(zhuǎn)換電路設(shè)計
    4.3 PCI母卡的總體設(shè)計
    4.4 板上緩存的設(shè)計
        4.4.1 緩存的容量
        4.4.2 緩存的組織結(jié)構(gòu)
    4.5 PCI接口的設(shè)計
        4.5.1 PCI9056主要特性
        4.5.2 PCI9056本地總線工作模式
        4.5.3 PCI9056的數(shù)據(jù)傳送模式
        4.5.4 PCI9056的作用
        4.5.5 PCI9056接口電路
        4.5.6 PCI本地資源配置
    4.6 數(shù)據(jù)流的組織
        4.6.1 數(shù)據(jù)信啟、內(nèi)容
        4.6.2 數(shù)據(jù)流的組織結(jié)構(gòu)
    4.7 數(shù)據(jù)鏈路層數(shù)據(jù)傳送的實現(xiàn)
        4.7.1 Scatter／Gather模式
        4.7.2 高速連續(xù)數(shù)據(jù)存儲／回放
        4.7.3 丟幀控制
    4.8 FPGA控制邏輯設(shè)計與仿真
        4.8.1 FPGA和PCI Local Bus接口
        4.8.2 切換信號switch的產(chǎn)生
        4.8.3 SRAM控制
        4.8.4 控制信息的組織實現(xiàn)
        4.8.5 Scatter／Gather Descriptor Table(SGDT)的構(gòu)建
        4.8.6 SGDT的刷新和SCATTER／GATHER DMA的實現(xiàn)
    4.9 可靠性設(shè)計與可測性設(shè)計
        4.9.1 可靠性設(shè)計
        4.9.2 測性設(shè)計
    4.10 PCB設(shè)計實現(xiàn)
        4.10.1 電源地線網(wǎng)絡(luò)的設(shè)計
        4.10.2 信號傳輸效應(yīng)的處理
        4.10.3 電磁干擾和抑制
5 驅(qū)動程序和應(yīng)用軟件的設(shè)計與實現(xiàn)
    5.1 驅(qū)動程序概述
    5.2 基于Windriver的驅(qū)動程序的開發(fā)
    5.3 驅(qū)動程序的實現(xiàn)
        5.3.1 驅(qū)動程序的流程
        5.3.2 SGDT的初始化
        5.3.3 本系統(tǒng)驅(qū)動程序的組成
    5.4 軟件系統(tǒng)介紹
        5.4.1 數(shù)據(jù)采集模塊
        5.4.2 硬件回放模塊
        5.4.3 軟件回放模塊
    5.5 本章小結(jié)
6 高速測試系統(tǒng)調(diào)試與性能評估
    6.1 系統(tǒng)調(diào)試環(huán)境建立
    6.2 硬件層調(diào)試
        6.2.1 光板測試和上電前的測試
        6.2.2 模擬電路的調(diào)試
        6.2.3 轉(zhuǎn)換電路的調(diào)試
        6.2.4 數(shù)字部分的調(diào)試
    6.3 基于FPGA的系統(tǒng)調(diào)試
        6.3.1 基于SignalTapⅡ的調(diào)試
        6.3.2 PCI9056和FPGA的BURST讀寫
        6.3.3 其它控制邏輯的調(diào)試
    6.4 數(shù)據(jù)鏈路層系統(tǒng)調(diào)試
        6.4.1 基于PLX Monitor的系統(tǒng)調(diào)試
        6.4.2 PCI數(shù)據(jù)傳送
    6.5 應(yīng)用層系統(tǒng)調(diào)試
    6.6 系統(tǒng)性能評估
        6.6.1 轉(zhuǎn)換有效位
        6.6.2 丟幀率／數(shù)據(jù)吞吐率
    6.7 小結(jié)
7 結(jié)束語
    7.1 結(jié)論
    7.2 下一步研究方向
參考文獻(xiàn)
作者在讀期間科研成果簡介
致謝
附錄


【參考文獻(xiàn)】：
期刊論文
[1]數(shù)據(jù)采集卡WDM設(shè)備驅(qū)動程序的設(shè)計與開發(fā)[J]. 楊龍,董緒榮.  裝備指揮技術(shù)學(xué)院學(xué)報. 2005(06)
[2]基于Windriver Kernel PlugIn的驅(qū)動程序設(shè)計[J]. 宋玉貴,王世凱,李海.  西安工業(yè)學(xué)院學(xué)報. 2005(04)
[3]自動測試系統(tǒng)的總線技術(shù)[J]. 史金霞.  現(xiàn)代儀器. 2005(04)
[4]虛擬儀器總線技術(shù)的發(fā)展及其前景[J]. 管士亮.  中國現(xiàn)代教育裝備. 2005(07)
[5]EDA技術(shù)及其應(yīng)用[J]. 董傳岱,趙波,李震梅.  山東理工大學(xué)學(xué)報(自然科學(xué)版). 2005(03)
[6]低速器件實現(xiàn)高速數(shù)據(jù)采集[J]. 任天平,朱小謙.  創(chuàng)新科技. 2004(10)
[7]EDA技術(shù)在數(shù)字系統(tǒng)設(shè)計中的應(yīng)用[J]. 武衛(wèi)華.  電子質(zhì)量. 2004(06)
[8]超高速數(shù)據(jù)采集技術(shù)發(fā)展現(xiàn)狀[J]. 馬海潮.  測試技術(shù)學(xué)報. 2003(04)
[9]高速數(shù)據(jù)采集系統(tǒng)中高速緩存與海量緩存的實現(xiàn)[J]. 鮑曉宇,施克仁,洪玉萍,張偉.  國外電子元器件. 2003(07)
[10]超高速數(shù)據(jù)采集時鐘分系統(tǒng)的設(shè)計與實現(xiàn)[J]. 馬宏,楊文革.  裝備指揮技術(shù)學(xué)院學(xué)報. 2003(03)

碩士論文
[1]通用CompactPCI/PXI接口技術(shù)研究[D]. 劉紅.四川大學(xué) 2005
[2]基于PCI總線微機接口系統(tǒng)研究[D]. 李遠(yuǎn)紅.華中科技大學(xué) 2005



本文編號：3665236