Transport Triggered Architecture （TTA）是一種調(diào)度自由度非常大的體系結(jié)構(gòu)。指令集并行性的開發(fā)不僅限于操作級水平更擴展到了數(shù)據(jù)傳輸級水平。多TTA核經(jīng)常被用做協(xié)處理器來進行一些計算量較大的數(shù)學運算。所以多TTA核上的軟硬件劃分和任務級流水調(diào)度對系統(tǒng)性能影響很大。軟件流水是一種能夠大大提升代碼質(zhì)量的編譯器優(yōu)化方法,利用重疊loop起始指令的方式來開發(fā)指令級并行性。在多TTA架構(gòu)處理器上的軟硬件劃分,任務級流水和軟件流水還沒有得到工業(yè)界和學術(shù)界的重視。在這些已經(jīng)存在工作當中,一些直覺性的啟發(fā)式算法得到廣泛應用,但是這些啟發(fā)式算法并不能保證代碼質(zhì)量落在一個合理的優(yōu)化范圍之內(nèi)。在這篇文章中,我們提出了一種新的基于整數(shù)線性編程的公式來計算TTA架構(gòu)處理器上的軟件流水。我們提出的公式是面向有資源限制啟動最優(yōu)并且loop消耗最小的TTA架構(gòu)處理器上的軟件流水。這些整數(shù)線性編程的公式將由GLPK經(jīng)計算解出。我們把這種方法應用于Livermore loop benchmarks,結(jié)果顯示基于整數(shù)線性編程公式在生成代碼質(zhì)量上有較大優(yōu)勢。我們又提出了一種新的SMT方法來解決... 

【文章頁數(shù)】：73 頁

【學位級別】：碩士

【部分圖文】：

TTA一般指令格式Fig.2-3GeneralformatofTTAinstruction

例子的數(shù)據(jù)依賴圖

例子的C代碼和指令級代碼Fig.4-2theCcodeandinstructionlevelrepresentationsofexample


本文編號：3659005