深度學(xué)習(xí)是當(dāng)前人工智能領(lǐng)域的關(guān)鍵技術(shù)之一,它在圖像識別、語音識別、自然語言處理等領(lǐng)域均取得了突破性的成績,大大推進(jìn)了人工智能的發(fā)展。然而,隨著深度學(xué)習(xí)的發(fā)展,它的核心問題也愈顯突出,如高計(jì)算量、高數(shù)據(jù)帶寬、應(yīng)用碎片化等,這些問題成為近年來制約相關(guān)技術(shù)發(fā)展的關(guān)鍵因素。本文融合了CPU和專用處理器各自的優(yōu)勢,提出了一種類CPU的深度學(xué)習(xí)協(xié)處理器架構(gòu),該架構(gòu)具有可靈活編程、高計(jì)算密度等的特點(diǎn),同時(shí),由于該處理器還采用了存算緊耦的計(jì)算架構(gòu),因此能有效重復(fù)利用權(quán)重等數(shù)據(jù),降低了對帶寬的需求。本文從硬件架構(gòu)、軟件架構(gòu)、軟件編程模型、軟件運(yùn)行模型等多個(gè)角度介紹類CPU的深度學(xué)習(xí)協(xié)處理器架構(gòu),同時(shí)基于該架構(gòu)的處理器芯片也已經(jīng)在28nm下流片成功,進(jìn)一步驗(yàn)證了該架構(gòu)的可行性。 

【文章頁數(shù)】：12 頁

【文章目錄】：
1 引言
2 AI的特點(diǎn)及帶來的挑戰(zhàn)
    2.1 AI應(yīng)用及其生態(tài)的特點(diǎn)及挑戰(zhàn)
        (1）應(yīng)用碎片化
        (2）生態(tài)撕裂（可編程性差）
    2.2 AI計(jì)算的特點(diǎn)及挑戰(zhàn)
        (1）高密度計(jì)算
        (2）高帶寬低延遲
        (3）計(jì)算方式不規(guī)則
3 現(xiàn)有NPU的架構(gòu)分析
    3.1 CGRA（可重構(gòu)架構(gòu)）
    3.2 ASIC架構(gòu)
    3.3 SIMD+ASIC架構(gòu)
4 AICPU架構(gòu)
    4.1 概述
    4.2 硬件架構(gòu)
    4.3 軟件架構(gòu)
    4.4 可編程性
5 AICPU實(shí)現(xiàn)
    5.1 IP設(shè)計(jì)
        (1)NN加速單元
        (2)IOMMU
    5.2 軟件設(shè)計(jì)
    5.3 編程模型
        (1)CPU算子擴(kuò)展
        (2)NN加速單元算子擴(kuò)展
6 實(shí)驗(yàn)及數(shù)據(jù)分析
    1、AICPU與通用CPU對比分析
    2、DDR對AICPU的影響分析
7 結(jié)語


【參考文獻(xiàn)】：
期刊論文
[1]基于物聯(lián)網(wǎng)的家居環(huán)境監(jiān)測預(yù)警系統(tǒng)設(shè)計(jì)[J]. 李兵,肖茂翔.  物聯(lián)網(wǎng)技術(shù). 2021(11)



本文編號：3653795