當(dāng)今的FPGA廠商已經(jīng)在為其客戶提供可配置的軟核微處理器,并可以下載到它們的FPGA產(chǎn)品當(dāng)中。這種帶有軟核微處理器的FPGA具有更大的靈活性和更強(qiáng)的性能。OR1200是完全免費(fèi)并且開放源代碼的32位軟核微處理器,雖然它是為專用集成電路而優(yōu)化設(shè)計(jì)的,但也可以在FPGA中下載實(shí)現(xiàn)。本文的目標(biāo)就是對軟核微處理器OR1200的核心進(jìn)行多方面的優(yōu)化,使其更適合在FPGA中實(shí)現(xiàn),且實(shí)現(xiàn)時(shí)占用更少的資源,具有更高的時(shí)鐘頻率。本文首先為OR1200核心的優(yōu)化做了一些準(zhǔn)備工作,并設(shè)置了軟件環(huán)境。接著以Altera公司的FPGA器件Cyclone EP1C12Q240C8為目標(biāo)器件,對OR1200核心的進(jìn)行了七個(gè)方面的優(yōu)化,其中數(shù)據(jù)通路進(jìn)行了三個(gè)方面的優(yōu)化,分別從代碼,通用寄存器組和流程控制類指令的數(shù)據(jù)通路方面進(jìn)行了改進(jìn)。在內(nèi)部邏輯方面進(jìn)行了4方面的優(yōu)化,重點(diǎn)優(yōu)化了Mux（多路選擇器）邏輯。優(yōu)化后,OR1200核心的所消耗的LE（邏輯單元）數(shù)減少了1382個(gè),占優(yōu)化前LE數(shù)的36.4%,最高時(shí)鐘頻率提高了7.45MHz,比優(yōu)化前提升了16.1%。通過7個(gè)方面的優(yōu)化,可以看出,合理的應(yīng)用FPGA內(nèi)部的硬件資... 

【文章頁數(shù)】：64 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 可編程邏輯技術(shù)的發(fā)展現(xiàn)狀
    1.2 FPGA-CPU 設(shè)計(jì)技術(shù)的發(fā)展現(xiàn)狀
    1.3 本文研究內(nèi)容
第二章 面向FPGA 的系統(tǒng)設(shè)計(jì)和架構(gòu)設(shè)計(jì)
    2.1 FPGA 的結(jié)構(gòu)特點(diǎn)
    2.2 面向FPGA 的設(shè)計(jì)優(yōu)化的方法和策略
        2.2.1 HDL 代碼風(fēng)格
        2.2.2 代碼風(fēng)格介紹
    2.3 面向 FPGA 的軟核微處理器的架構(gòu)
        2.3.1 基本微處理器架構(gòu)
        2.3.2 MIPS-I 指令集架構(gòu)
        2.3.3 專用指令集處理器
第三章 OR1200 核心的架構(gòu)
    3.1 OR1200 的架構(gòu)特點(diǎn)
    3.2 OR1200 的指令集架構(gòu)
    3.3 OR1200 核心的數(shù)據(jù)通路
第四章 OR1200 核心的數(shù)據(jù)通路的優(yōu)化
    4.1 優(yōu)化前的準(zhǔn)備
    4.2 數(shù)據(jù)通路的優(yōu)化
    4.3 小結(jié)
第五章 OR1200 核心的邏輯優(yōu)化
    5.1 Mux 的類型及在 4 輸入查找表(LUT)中的實(shí)現(xiàn)
        5.1.1 3 種Mux 的類型
        5.1.2 在4 輸入查找表中實(shí)現(xiàn)Mux
    5.2 OR1200 核心的 Mux 的優(yōu)化
    5.3 優(yōu)化后的驗(yàn)證
    5.4 小結(jié)
第六章 結(jié)論
致謝
參考文獻(xiàn)
攻碩期間取得的研究成果


【參考文獻(xiàn)】：
期刊論文
[1]基于OR1200的嵌入式SoPC硬件平臺設(shè)計(jì)[J]. 孫愷,魏洪興,陳友東.  電子技術(shù)應(yīng)用. 2005(06)



本文編號：3647194