CMOS集成電路持續(xù)縮小帶來的變化已經(jīng)使靜態(tài)隨機(jī)存取存儲(chǔ)器（Static Random Access Memory, SRAM）對(duì)空間和地面環(huán)境中的中子、質(zhì)子、α粒子及宇宙射線等的電離輻射效應(yīng)更加敏感,導(dǎo)致多單元翻轉(zhuǎn)（Multiple Cell Upsets,MCUs）和多節(jié)點(diǎn)翻轉(zhuǎn)現(xiàn)象成為了影響SRAM存儲(chǔ)器可靠性的主要因素之一因此,抗輻射加固技術(shù)也需要繼續(xù)改進(jìn)來適應(yīng)工藝持續(xù)的縮小。目前,主流的集成電路工藝是標(biāo)準(zhǔn)商用CMOS工藝。在與該工藝相兼容（不需要額外的工藝步驟來制造集成電路芯片）的情況下,SRAM存儲(chǔ)器的抗輻射加固技術(shù)主要是采用設(shè)計(jì)來進(jìn)行加固（Radiation Hardened by Design, RHBD）。在本論文中,主要采用系統(tǒng)級(jí)和電路級(jí)這兩種RHBD技術(shù)來對(duì)基于CMOS工藝的SRAM存儲(chǔ)器進(jìn)行抗單粒子翻轉(zhuǎn)加固的設(shè)計(jì)。本論文的研究內(nèi)容主要有以下幾個(gè)方面：（1）為了糾正SRAM存儲(chǔ)器中的MCUs,可以使用一些較為復(fù)雜的錯(cuò)誤糾錯(cuò)碼來對(duì)其進(jìn)行糾錯(cuò)保護(hù),但是主要問題是這些糾錯(cuò)碼需要更多的額外冗余。在本文中,研究了十進(jìn)制矩陣碼技術(shù)加固SRAM存儲(chǔ)器的方案,提出了基于分塊結(jié)構(gòu)的新... 

【文章來源】：哈爾濱工業(yè)大學(xué)黑龍江省211工程院校985工程院校

【文章頁數(shù)】：126 頁

【學(xué)位級(jí)別】：博士

【文章目錄】：
摘要
ABSTRACT
第1章 緒論
    1.1 課題背景及研究意義
    1.2 SRAM存儲(chǔ)器抗輻射加固設(shè)計(jì)需解決的問題
    1.3 SRAM存儲(chǔ)器抗輻射加固技術(shù)國內(nèi)外研究現(xiàn)狀
        1.3.1 藝級(jí)加固技術(shù)
        1.3.2 版圖級(jí)加固技術(shù)
        1.3.3 電路級(jí)加固技術(shù)
        1.3.4 系統(tǒng)級(jí)加固技術(shù)
    1.4 論文主要研究內(nèi)容
第2章 十進(jìn)制矩陣碼加固SRAM存儲(chǔ)器技術(shù)
    2.1 引言
    2.2 DMC碼加固技術(shù)
        2.2.1 DMC故障容錯(cuò)存儲(chǔ)器設(shè)計(jì)
        2.2.2 DMC編碼器設(shè)計(jì)
        2.2.3 DMC譯碼器設(shè)計(jì)
        2.2.4 十進(jìn)制錯(cuò)誤探測(cè)的優(yōu)點(diǎn)
    2.3 功能驗(yàn)證及可靠性分析
        2.3.1 DMC碼功能驗(yàn)證
        2.3.2 DMC碼可靠性分析
    2.4 DMC碼面積、功耗和延遲分析
    2.5 本章小結(jié)
第3章 混合ECC碼加固SRAM存儲(chǔ)器技術(shù)
    3.1 引言
    3.2 MC碼設(shè)計(jì)
        3.2.1 MC碼結(jié)構(gòu)設(shè)計(jì)
        3.2.2 MC碼故障容錯(cuò)存儲(chǔ)器設(shè)計(jì)
        3.2.3 MC碼中Hamming編碼器設(shè)計(jì)
        3.2.4 MC碼中Hamming譯碼器設(shè)計(jì)
        3.2.5 MC碼中穿孔DTI編碼器設(shè)計(jì)
        3.2.6 MC碼中穿孔DTI譯碼器設(shè)計(jì)
    3.3 功能驗(yàn)證及可靠性分析
        3.3.1 MC碼功能驗(yàn)證
        3.3.2 MC碼可靠性分析
    3.4 冗余分析
        3.4.1 MC碼碼率的分析
        3.4.2 MC碼面積、功耗及時(shí)鐘頻率分析
    3.5 本章小結(jié)
第4章 抗多節(jié)點(diǎn)翻轉(zhuǎn)存儲(chǔ)器單元加固設(shè)計(jì)
    4.1 引言
    4.2 抗輻射RHM-N存儲(chǔ)單元設(shè)計(jì)
        4.2.1 抗輻射RHM-N單元結(jié)構(gòu)設(shè)計(jì)
        4.2.2 抗單粒子翻轉(zhuǎn)分析
        4.2.3 抗輻射RHM-N單元版圖設(shè)計(jì)
        4.2.4 抗單粒子翻轉(zhuǎn)模擬及驗(yàn)證
    4.3 抗輻射RHM-P存儲(chǔ)單元設(shè)計(jì)
        4.3.1 抗輻射RHM-P單元結(jié)構(gòu)設(shè)計(jì)
        4.3.2 抗單粒子翻轉(zhuǎn)分析及驗(yàn)證
        4.3.3 抗輻射RHM-P單元版圖設(shè)計(jì)
    4.4 構(gòu)造的抗輻射存儲(chǔ)單元性能比較
        4.4.1 抗單粒子翻轉(zhuǎn)比較
        4.4.2 存取時(shí)間比較
        4.4.3 靜態(tài)噪聲容限比較
        4.4.4 面積和功耗比較
        4.4.5 工藝波動(dòng)影響比較
    4.5 本章小結(jié)
結(jié)論
參考文獻(xiàn)
攻讀博士學(xué)位期間發(fā)表的論文及其他成果
致謝
個(gè)人簡歷


【參考文獻(xiàn)】：
期刊論文
[1]龍芯X微處理器抗輻照加固設(shè)計(jì)[J]. 楊旭,范煜川,范寶峽.  中國科學(xué):信息科學(xué). 2015(04)
[2]兩種H形管的抗總劑量性能仿真研究[J]. 裴國旭,鄧玉良,邱恒功,李曉輝,鄒黎.  電子器件. 2014(06)
[3]抗輻射加固的Σ-Δ調(diào)制器設(shè)計(jì)[J]. 杜斌,王穎,陳杰,劉云濤.  半導(dǎo)體技術(shù). 2014(05)
[4]超低功耗集成電路技術(shù)[J]. 張興,杜剛,王源,劉曉彥.  中國科學(xué):信息科學(xué). 2012(12)
[5]基于RHBD技術(shù)的深亞微米抗輻射SRAM電路的研究[J]. 王一奇,趙發(fā)展,劉夢(mèng)新,呂蔭學(xué),趙博華,韓鄭生.  半導(dǎo)體技術(shù). 2012(01)
[6]65nm SRAM兩級(jí)多路選擇器的設(shè)計(jì)[J]. 張強(qiáng),吳曉波.  浙江大學(xué)學(xué)報(bào)(理學(xué)版). 2010(06)
[7]一種抗輻射加固檢錯(cuò)糾錯(cuò)電路的設(shè)計(jì)[J]. 徐睿,顧展弘,羅靜.  微電子學(xué). 2010(04)
[8]基于改進(jìn)型（14,8）循環(huán)碼的SRAM型存儲(chǔ)器多位翻轉(zhuǎn)容錯(cuò)技術(shù)研究[J]. 賀興華,盧煥章,肖山竹,張路,張開鋒.  宇航學(xué)報(bào). 2010(03)
[9]納米CMOS工藝下集成電路可制造性設(shè)計(jì)技術(shù)[J]. 程玉華.  中國科學(xué)（E輯:信息科學(xué)）. 2008(06)



本文編號(hào)：3645514