本文關(guān)鍵詞：65納米工藝下低功耗CAM的研究與設(shè)計(jì)，由筆耕文化傳播整理發(fā)布。

【摘要】：內(nèi)容可存取存儲(chǔ)器(CAM, Content Addressable Memory)由于其并行比較可以獲得非�？斓谋容^速度而被廣泛應(yīng)用于需要快速查找的應(yīng)用中,比如微處理器中全相聯(lián)TLB (Translation Look-aside Buffer)、Cache中的Tag比較器、圖像編碼、Huffman編碼與譯碼等,但是其并行比較帶來(lái)的大功耗問(wèn)題同樣也是不可忽視的。因此,除了提高CAM的查找速度之外,設(shè)計(jì)具有更高穩(wěn)定性以及更低功耗CAM已經(jīng)成為熱點(diǎn)。本文研究目的正是要設(shè)計(jì)一款更低功耗和更高穩(wěn)定性的CAM,研究重點(diǎn)是基于低功耗CAM設(shè)計(jì)技術(shù)中的混合型CAM構(gòu)架進(jìn)行的優(yōu)化設(shè)計(jì)。 本文首先對(duì)低功耗CAM存儲(chǔ)器的設(shè)計(jì)方法進(jìn)行探討,然后對(duì)CAM整體組織構(gòu)架進(jìn)行分析。并重點(diǎn)分析了幾種CAM匹配線(xiàn)構(gòu)架的優(yōu)缺點(diǎn),尤其是混合型匹配線(xiàn)構(gòu)架,并對(duì)現(xiàn)有的幾種混合型CAM構(gòu)架的設(shè)計(jì)進(jìn)行對(duì)比分析。最后,提出一種優(yōu)化的混合型CAM構(gòu)架,使得其中的匹配線(xiàn)電壓擺幅降低了一個(gè)閾值電壓的幅度,大大降低整個(gè)CAM的功耗。同時(shí)對(duì)于匹配線(xiàn)放電路徑的調(diào)整,使得匹配線(xiàn)上的電平抖動(dòng)大大降低,增加了CAM的工作穩(wěn)定性,減小匹配錯(cuò)誤率。另外,本文還針對(duì)這種優(yōu)化結(jié)構(gòu)進(jìn)行了版圖繪制及后仿,并給出后仿結(jié)果。 基于SMIC65nm標(biāo)準(zhǔn)CMOS仿真工藝,VDD=1.2V,仿真結(jié)果表明：通過(guò)對(duì)于其中的匹配線(xiàn)電壓擺幅的降低(約350mV),使得平均功耗降低了約23%左右,并使得匹配線(xiàn)的電平抖動(dòng)改善了約660mV(從1.09V下降到0.43V)。
【關(guān)鍵詞】：CAM 匹配線(xiàn)構(gòu)架 與非型 或非型 混合型
【學(xué)位授予單位】：安徽大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類(lèi)號(hào)】：TP333
【目錄】：

• 摘要3-4
• ABSTRACT4-8
• 第1章 緒論8-14
• 1.1 研究背景8-9
• 1.2 低功耗CAM存儲(chǔ)器的研究現(xiàn)狀9-12
• 1.3 本文研究的主要內(nèi)容12-13
• 1.4 本論文的組織構(gòu)架13-14
• 第2章 CAM整體構(gòu)架及其主要模塊的分析研究14-30
• 2.1 CAM的整體構(gòu)架14-15
• 2.2 CAM單元的研究分析15-20
• 2.2.1 9管CAM單元16-18
• 2.2.2 10管CAM單元18-19
• 2.2.3 11管CAM單元19-20
• 2.2.4 13管CAM單元20
• 2.3 CAM匹配線(xiàn)構(gòu)架20-23
• 2.3.1 經(jīng)典匹配線(xiàn)結(jié)構(gòu)21-22
• 2.3.2 混合型(Hybrid-type)匹配線(xiàn)結(jié)構(gòu)22-23
• 2.4 CAM其他控制模塊23-30
• 2.4.1 譯碼模塊23-24
• 2.4.2 靈敏放大器電路24-27
• 2.4.3 控制電路27-30
• 第3章 混合型CAM構(gòu)架的優(yōu)化設(shè)計(jì)30-53
• 3.1 CAM單元的設(shè)計(jì)與仿真30-38
• 3.1.1 存儲(chǔ)單元的設(shè)計(jì)問(wèn)題30-33
• 3.1.2 CAM單元靜態(tài)噪聲容限33-38
• 3.2 幾種混合型CAM構(gòu)架的對(duì)比分析38-43
• 3.3 本文對(duì)于混合型CAM構(gòu)架的優(yōu)化43-46
• 3.3.1 優(yōu)化設(shè)計(jì)思想的電路實(shí)現(xiàn)及工作原理分析43-45
• 3.3.2 優(yōu)化設(shè)計(jì)的性能分析45-46
• 3.4 設(shè)計(jì)相關(guān)問(wèn)題46-53
• 3.4.1 NAND-type block46-51
• 3.4.2 NOR-type block51-53
• 第4章 仿真結(jié)果分析53-57
• 4.1 仿真結(jié)果分析53-56
• 4.1.1 前仿結(jié)果53-54
• 4.1.2 后仿結(jié)果54-56
• 4.2 CAM匹配線(xiàn)構(gòu)架特性總結(jié)56-57
• 第5章 總結(jié)與展望57-58
• 參考文獻(xiàn)58-63
• 附圖表63-65
• 致謝65-66
• 攻讀碩士期間發(fā)表的論文66

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前1條

1 張紅南;黃雅攸;殷蔚;王松;張衛(wèi)青;孔青榮;;高速低功耗CAM核心電路的設(shè)計(jì)[J];湖南大學(xué)學(xué)報(bào)(自然科學(xué)版);2008年09期

  本文關(guān)鍵詞：65納米工藝下低功耗CAM的研究與設(shè)計(jì)，，由筆耕文化傳播整理發(fā)布。

本文編號(hào)：364042