雷達收發(fā)機下行鏈路通過變頻后,中頻信號需要進一步數(shù)字化,以便進行解析距離、速度、角度等信息,本文針對雷達接收機中頻信號進行處理,完成256點FFT處理器的ASIC設(shè)計。通過研究幾種典型FFT算法,本文選擇基-4算法和流水型架構(gòu)進行處理器的實現(xiàn)。整個系統(tǒng)包括控制單元、地址產(chǎn)生單元、數(shù)據(jù)存取單元、蝶形運算單元、旋轉(zhuǎn)因子存儲單元、倒位序單元以及取模單元。數(shù)據(jù)格式為:輸入12bit的ADC采樣數(shù)據(jù),輸出12bit的求模值的結(jié)果,中間的數(shù)據(jù)位寬為24位,最高位符號位,15位的整數(shù)部分,8位的小數(shù)部分。本設(shè)計利用SRAM存儲輸入輸出數(shù)據(jù)以及中間經(jīng)過蝶形運算的中間數(shù)據(jù),旋轉(zhuǎn)因子采用了查找表的方式。蝶形單元采用Booth編碼、4:2壓縮器以及超前進位加法器,最后采用了改進的復(fù)數(shù)乘法器的架構(gòu)。通過Matlab、Modelsim以及VCS相結(jié)合的方式,不僅算法級得到驗證,在硬件設(shè)計和物理實現(xiàn)過程也驗證了電路功能的正確性。FFT處理器的物理實現(xiàn)是基于180nm 1P6M的工藝,綜合階段基于Synopsys的工具DC完成,可工作在100MHZ頻率下,得到門級網(wǎng)表后通過了網(wǎng)表仿真。后端設(shè)計基于cadence的I... 

【文章來源】：電子科技大學四川省211工程院校985工程院校教育部直屬院校

【文章頁數(shù)】：67 頁

【學位級別】：碩士

【部分圖文】：

MATLAB自帶函數(shù)仿真結(jié)果

第三章FFT處理器的設(shè)計與實現(xiàn)17圖3-3本設(shè)計FFT算法仿真結(jié)果圖3-2和圖3-3是通過MATLAB自帶的FFT函數(shù)和自己設(shè)計的FFT處理器的架構(gòu)進行算法級的驗證，其中，某個在150MHZ附近的采樣點幅值大約為0.24，某個在300MHZ附近的采樣點幅值大約為0.2。誤差率（這里的誤差率擴大了100倍）如圖3-4所示。圖3-4對比誤差結(jié)果上圖中在150MHZ和300MHZ附近的誤差率都在0.002左右，本次FFT處理器在算法級的驗證還是比較成功的。3.2蝶形運算單元本文在系統(tǒng)架構(gòu)上采用了流水線結(jié)構(gòu)，每一級都用了一個蝶形運算單元，下面我們討論蝶形運算單元的設(shè)計關(guān)鍵點。

第三章FFT處理器的設(shè)計與實現(xiàn)17圖3-3本設(shè)計FFT算法仿真結(jié)果圖3-2和圖3-3是通過MATLAB自帶的FFT函數(shù)和自己設(shè)計的FFT處理器的架構(gòu)進行算法級的驗證，其中，某個在150MHZ附近的采樣點幅值大約為0.24，某個在300MHZ附近的采樣點幅值大約為0.2。誤差率（這里的誤差率擴大了100倍）如圖3-4所示。圖3-4對比誤差結(jié)果上圖中在150MHZ和300MHZ附近的誤差率都在0.002左右，本次FFT處理器在算法級的驗證還是比較成功的。3.2蝶形運算單元本文在系統(tǒng)架構(gòu)上采用了流水線結(jié)構(gòu)，每一級都用了一個蝶形運算單元，下面我們討論蝶形運算單元的設(shè)計關(guān)鍵點。

【參考文獻】：
期刊論文
[1]淺析FFT算法中對稱關(guān)系[J]. 李艷鳳,陳后金,胡健.  電氣電子教學學報. 2017(05)
[2]基于FPGA DFT算法IP核的設(shè)計與實現(xiàn)[J]. 吳超.  電腦知識與技術(shù). 2014(20)
[3]基于FPGA的1024點快速傅里葉處理器設(shè)計[J]. 朱立忠.  沈陽理工大學學報. 2010(02)

博士論文
[1]OFDM系統(tǒng)均衡器設(shè)計優(yōu)化及VLSI實現(xiàn)[D]. 鐘偉.哈爾濱工業(yè)大學 2007

碩士論文
[1]低功耗浮點FFT處理器設(shè)計[D]. 楊琳琳.哈爾濱工業(yè)大學 2017
[2]2048點復(fù)數(shù)FFT的ASIC設(shè)計與實現(xiàn)[D]. 吳明明.北京理工大學 2016
[3]面向FFT算法的并行存儲結(jié)構(gòu)研究與設(shè)計[D]. 楊超.國防科學技術(shù)大學 2015
[4]FFT ASIC的物理設(shè)計與物理驗證[D]. 謝馬迥.華中科技大學 2015
[5]FPGA核心電路CLB的設(shè)計與研究[D]. 張健.西安電子科技大學 2015
[6]基-4FFT處理器的設(shè)計與物理實現(xiàn)[D]. 付榮.西安電子科技大學 2014
[7]并行FFT處理器的設(shè)計與實現(xiàn)[D]. 申彥嬌.西安電子科技大學 2014
[8]基于并行結(jié)構(gòu)的FFT算法的軟硬件設(shè)計與實現(xiàn)[D]. 丁順英.哈爾濱工業(yè)大學 2013
[9]DPSK信號的全光數(shù)字邏輯運算研究[D]. 何昊.華中科技大學 2012
[10]高清—數(shù)字視頻展臺芯片的研究與設(shè)計[D]. 顧勇.電子科技大學 2012



本文編號：3618103