PIM異構(gòu)系統(tǒng)的任務(wù)調(diào)度方法研究
發(fā)布時(shí)間:2022-01-23 16:36
隨著現(xiàn)代社會(huì)進(jìn)入大數(shù)據(jù)時(shí)代,各種數(shù)據(jù)密集型應(yīng)用呈現(xiàn)井噴式發(fā)展,這使得“存儲(chǔ)墻”問題變得越來越尖銳,內(nèi)存內(nèi)計(jì)算(Process in Memory)是可以有效的解決“存儲(chǔ)墻”問題的新型計(jì)算架構(gòu)。PIM結(jié)構(gòu)的主要原理是將計(jì)算單元與存儲(chǔ)單元緊密地耦合在一起,從而消除訪存帶寬瓶頸的限制以及計(jì)算單元與存儲(chǔ)單元的片間數(shù)據(jù)遷移所產(chǎn)生的開銷。包含PIM結(jié)構(gòu)的計(jì)算系統(tǒng)是一種新型的異構(gòu)計(jì)算架構(gòu),今年來受到人們的持續(xù)研究,但是適用于PIM+CPU異構(gòu)系統(tǒng)的任務(wù)調(diào)度模型,仍然缺乏相應(yīng)的研究和關(guān)注。本文從兩個(gè)方面對(duì)PIM+CPU異構(gòu)系統(tǒng)進(jìn)行了研究工作:第一,針對(duì)于PIM結(jié)構(gòu)具有的高速度、低延遲的訪存特性,建立了一個(gè)適用于PIM+CPU異構(gòu)系統(tǒng)的任務(wù)調(diào)度模型,同時(shí)提出了一個(gè)以系統(tǒng)性能為優(yōu)化目標(biāo)的任務(wù)調(diào)度算法——PIM-FAST;第二,針對(duì)PIM+CPU異構(gòu)系統(tǒng)的老化問題,從操作系統(tǒng)層面提出了一個(gè)緩解系統(tǒng)老化的任務(wù)調(diào)度算法——PIM-MTTF,以提升PIM+CPU異構(gòu)系統(tǒng)的可靠性。為了增強(qiáng)PIM+CPU異構(gòu)系統(tǒng)的性能,本文考慮多任務(wù)并行執(zhí)行存在的訪存競(jìng)爭(zhēng)問題,為PIM+CPU異構(gòu)系統(tǒng)建立了基于任務(wù)圖量化模型和相應(yīng)的...
【文章來源】:合肥工業(yè)大學(xué)安徽省 211工程院校 教育部直屬院校
【文章頁(yè)數(shù)】:67 頁(yè)
【學(xué)位級(jí)別】:碩士
【部分圖文】:
馮諾依曼體系結(jié)構(gòu)
圖 1. 1 馮諾依曼體系結(jié)構(gòu)Fig 1.1 Von Neumann architecture在過去的三十年里,處理單元和存儲(chǔ)單元的速度差距越來越大。按照摩爾定律所展現(xiàn)的規(guī)律,同一塊集成電路所能放置的元器件的數(shù)量,大約間隔 18-24 個(gè)月便會(huì)增加一倍,這也就意味著計(jì)算單元的運(yùn)算速度平均每年增長(zhǎng) 55%左右,而存儲(chǔ)單元的速度平均每年的增長(zhǎng)速度卻只有僅僅 7%。在當(dāng)前普遍應(yīng)用的計(jì)算機(jī)系統(tǒng)中,計(jì)算單元訪問一次內(nèi)存的延遲在 200 個(gè)時(shí)鐘周期左右,這使得計(jì)算單元會(huì)長(zhǎng)時(shí)間處在等待狀態(tài)而極大的降低整個(gè)系統(tǒng)的性能,而產(chǎn)生這個(gè)瓶頸的核心因素就是來自于存儲(chǔ)單元。
圖 1. 3 傳統(tǒng)計(jì)算系統(tǒng)結(jié)構(gòu)和新型計(jì)算系統(tǒng)結(jié)構(gòu)Fig 1.3 Traditional and new computing system architectureIM 結(jié)構(gòu)產(chǎn)生于上世紀(jì) 90 年代,并且受到了較多的研究,一直是計(jì)算比較熱門的研究方向。但是在當(dāng)時(shí)受限于集成電路的制造工藝,邏輯耗的 CMOS 芯片制造工藝,而存儲(chǔ)芯片采用的是基于電容存儲(chǔ)的制造制造工藝注定了當(dāng)時(shí)很難將邏輯電路和存儲(chǔ)電路集成在一起。存儲(chǔ)
【參考文獻(xiàn)】:
期刊論文
[1]電子封裝微互連中的電遷移[J]. 尹立孟,張新平. 電子學(xué)報(bào). 2008(08)
[2]一種熱感集成電路功耗模型及其對(duì)動(dòng)態(tài)電壓調(diào)整技術(shù)的影響(英文)[J]. 劉勇攀,楊華中,汪蕙. 半導(dǎo)體學(xué)報(bào). 2007(04)
博士論文
[1]面向科學(xué)計(jì)算的PIM體系結(jié)構(gòu)技術(shù)研究[D]. 溫璞.國(guó)防科學(xué)技術(shù)大學(xué) 2007
本文編號(hào):3604748
【文章來源】:合肥工業(yè)大學(xué)安徽省 211工程院校 教育部直屬院校
【文章頁(yè)數(shù)】:67 頁(yè)
【學(xué)位級(jí)別】:碩士
【部分圖文】:
馮諾依曼體系結(jié)構(gòu)
圖 1. 1 馮諾依曼體系結(jié)構(gòu)Fig 1.1 Von Neumann architecture在過去的三十年里,處理單元和存儲(chǔ)單元的速度差距越來越大。按照摩爾定律所展現(xiàn)的規(guī)律,同一塊集成電路所能放置的元器件的數(shù)量,大約間隔 18-24 個(gè)月便會(huì)增加一倍,這也就意味著計(jì)算單元的運(yùn)算速度平均每年增長(zhǎng) 55%左右,而存儲(chǔ)單元的速度平均每年的增長(zhǎng)速度卻只有僅僅 7%。在當(dāng)前普遍應(yīng)用的計(jì)算機(jī)系統(tǒng)中,計(jì)算單元訪問一次內(nèi)存的延遲在 200 個(gè)時(shí)鐘周期左右,這使得計(jì)算單元會(huì)長(zhǎng)時(shí)間處在等待狀態(tài)而極大的降低整個(gè)系統(tǒng)的性能,而產(chǎn)生這個(gè)瓶頸的核心因素就是來自于存儲(chǔ)單元。
圖 1. 3 傳統(tǒng)計(jì)算系統(tǒng)結(jié)構(gòu)和新型計(jì)算系統(tǒng)結(jié)構(gòu)Fig 1.3 Traditional and new computing system architectureIM 結(jié)構(gòu)產(chǎn)生于上世紀(jì) 90 年代,并且受到了較多的研究,一直是計(jì)算比較熱門的研究方向。但是在當(dāng)時(shí)受限于集成電路的制造工藝,邏輯耗的 CMOS 芯片制造工藝,而存儲(chǔ)芯片采用的是基于電容存儲(chǔ)的制造制造工藝注定了當(dāng)時(shí)很難將邏輯電路和存儲(chǔ)電路集成在一起。存儲(chǔ)
【參考文獻(xiàn)】:
期刊論文
[1]電子封裝微互連中的電遷移[J]. 尹立孟,張新平. 電子學(xué)報(bào). 2008(08)
[2]一種熱感集成電路功耗模型及其對(duì)動(dòng)態(tài)電壓調(diào)整技術(shù)的影響(英文)[J]. 劉勇攀,楊華中,汪蕙. 半導(dǎo)體學(xué)報(bào). 2007(04)
博士論文
[1]面向科學(xué)計(jì)算的PIM體系結(jié)構(gòu)技術(shù)研究[D]. 溫璞.國(guó)防科學(xué)技術(shù)大學(xué) 2007
本文編號(hào):3604748
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3604748.html
最近更新
教材專著