隨著芯片制造工藝尺寸下降,存儲(chǔ)器由于其高密度的特點(diǎn),發(fā)生故障的概率更大,導(dǎo)致制造上良率下降,進(jìn)而影響芯片制造成本。解決生產(chǎn)良率問題一方面可以運(yùn)用改進(jìn)的生產(chǎn)制造手段,另一方面可以在設(shè)計(jì)之初將自修復(fù)功能加入至芯片內(nèi),最終提高存儲(chǔ)器生產(chǎn)良率。本文涉及三種存儲(chǔ)器自修復(fù)的方案:RM（repair-most）、ESP（essential spare pivoting）、RR（Random single address Repair）。論文中對(duì)這三種方案的原理進(jìn)行了詳細(xì)介紹并結(jié)合實(shí)例進(jìn)行了分析。這三種方案各有側(cè)重,對(duì)待故障地址的處理上有很大差別,本文在修復(fù)率、面積占比、測(cè)試時(shí)間三個(gè)參數(shù)上進(jìn)行比較,并進(jìn)行成本分析。本文設(shè)計(jì)的自修復(fù)SRAM芯片經(jīng)過前后端仿真、綜合、時(shí)序分析、后端布局等主要芯片設(shè)計(jì)流程,得到最終的物理版圖。在實(shí)際的芯片設(shè)計(jì)流程能夠提供面積占比以及測(cè)試時(shí)間兩個(gè)分析參數(shù),修復(fù)率參數(shù)需要結(jié)合前期測(cè)試的故障數(shù)據(jù),運(yùn)用蒙特卡洛分析方法獲得。使用自修復(fù)方案后,若運(yùn)用修復(fù)率評(píng)價(jià)能夠獲得額外合格存儲(chǔ)器數(shù)量,結(jié)果顯示RM與ESP效果相當(dāng),RR最低;若運(yùn)用面積占比評(píng)價(jià)額外需要的芯片面積開銷,分析結(jié)果顯示RR... 

【文章來源】：北京交通大學(xué)北京市 211工程院校 教育部直屬院校

【文章頁數(shù)】：72 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖１－１存儲(chǔ)器大小及其良率預(yù)測(cè)ｕ］??Ｆｉｕｒｅ?１－１?Ｍｅｍｏｒｓｉｚｅ?ａｎｄ?ｉｔｓｏｏｄ?ｒａｔｅｒｅｄｉｃｔｉｏｎ＾２１??

２．１?ＳＲＡＭ功能結(jié)構(gòu)??微觀上存儲(chǔ)器是復(fù)雜的組成，需要將內(nèi)部細(xì)微的電流變化表現(xiàn)為宏觀上數(shù)據(jù)??的改變，期間涉及多模塊之間的相互協(xié)作。完整ＳＲＡＭ具備的內(nèi)部結(jié)構(gòu)如圖２－??１所示。??［－？Ｉ地址寄存器—？列解碼單元，?｜??ｒｉ－ｉ，?ｔ?Ｉ??Ｕ?｜刷新邏輯??輸?！—＾存儲(chǔ)電路?＿＿Ｌ＿＾輸??，—?ｓ廠＞?〇數(shù)據(jù)寄存器—一？出??????▲▲??－？Ｉ讀寫控制Ｐ???????Ｉ敏感放大器——??圖２－１?ＳＲＡＭ功能結(jié)構(gòu)示意圖??Ｆｉｇｕｒｅ?２－１?ＳＲＡＭ?ｆｕｎｃｔｉｏｎａｌ?ｕｎｉｔ?ｓｃｈｅｍａｔｉｃ?ｄｉａｇｒａｍ??ＳＲＡＭ內(nèi)結(jié)構(gòu)包括地址寄存器、行解碼單元、列解碼單元、敏感單元、讀寫??控制、數(shù)據(jù)寄存器、存儲(chǔ)單元［４６］。要對(duì)存儲(chǔ)電路進(jìn)行讀寫操作，需要相應(yīng)的地址??信息、讀寫狀態(tài)信息、寫入數(shù)據(jù)信息。地址信息進(jìn)入后，被記錄至地址寄存器，??然后根據(jù)實(shí)際的位數(shù)關(guān)系，將地址拆分為行地址與列地址，在相應(yīng)的解碼單元內(nèi)??實(shí)現(xiàn)操作上對(duì)應(yīng)，而后會(huì)確定該地址對(duì)應(yīng)的存儲(chǔ)電路單元。進(jìn)行讀出狀態(tài)時(shí)，存??儲(chǔ)電路反饋出微弱的電流信號(hào)

２．２．１單元故障類型??單元故障類型是根據(jù)ＳＲＡＭ內(nèi)部，最小存儲(chǔ)單元發(fā)生的故障進(jìn)行劃分�，F(xiàn)??行ＳＲＡＭ單元中，較典型的結(jié)構(gòu)為六管結(jié)構(gòu)，如圖２－２所示??ＷＬ??Ｌｉ?｜?＾?７ｐ￣??ｉ—＂ｒ?ｑ?—??＿１奶｜?，——???ｍＨｕ?Ｌ｜??ｍ：?｜－｜｜?ｌ｜－｜?％??＾?Ｘ?Ｌ??ＧＮＤ??圖２－２六管ＳＲＡＭ故障示意圖??Ｆｉｇｕｒｅ?２－２?Ｓｃｈｅｍａｔｉｃ?ｏｆ?ｓｉｘ?ｔｕｂｅ?ＳＲＡＭ?ｆａｉｌｕｒｅ??上圖中六個(gè)ＭＯＳ管組成基本存儲(chǔ)單元，讀寫控制由ＷＬ和ＢＬ進(jìn)行控制，??完整功能應(yīng)結(jié)合上節(jié)ＳＲＡＭ整體結(jié)構(gòu)進(jìn)行分析。當(dāng)單元內(nèi)不同ＭＯＳ管發(fā)生故障??時(shí)，表現(xiàn)出不同的故障類型，有以下幾種劃分??ＳＡＦ?（ＳＴＡＣＫＡＴ０／１ＦＡＵＬＴ）：固定地址故障。地址下對(duì)應(yīng)的數(shù)據(jù)位無法寫??入對(duì)應(yīng)數(shù)據(jù)，單一的保持為固定數(shù)據(jù)，或０或１，真實(shí)原因與存儲(chǔ)器內(nèi)部物理結(jié)??構(gòu)錯(cuò)誤有關(guān)，。??ＴＦ?（Ｔｒａｎｓｉｔｉｏｎ?Ｄｅｌａｙ?Ｆａｕｌｔ）：翻轉(zhuǎn)故障。狀態(tài)跳變故障時(shí)特殊故障類型，發(fā)??生在對(duì)存儲(chǔ)單元進(jìn)行寫操作的，不發(fā)生正常的跳變。需要指出的是跳變故障和固??定故障不可相互替代

【參考文獻(xiàn)】：
期刊論文
[1]納米CMOS工藝下集成電路可制造性設(shè)計(jì)技術(shù)[J]. 程玉華.  中國(guó)科學(xué)（E輯:信息科學(xué)）. 2008(06)
[2]基于雙核掃描鏈平衡的SoC測(cè)試調(diào)度[J]. 胡瑜,韓銀和,李華偉,呂濤,李曉維.  計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào). 2005(10)
[3]SOC可測(cè)試性設(shè)計(jì)與測(cè)試技術(shù)[J]. 胡瑜,韓銀和,李曉維.  計(jì)算機(jī)研究與發(fā)展. 2005(01)
[4]嵌入式存儲(chǔ)器內(nèi)建自測(cè)試的原理及實(shí)現(xiàn)[J]. 陸思安,何樂年,沈海斌,嚴(yán)曉浪.  固體電子學(xué)研究與進(jìn)展. 2004(02)
[5]一款通用CPU的存儲(chǔ)器內(nèi)建自測(cè)試設(shè)計(jì)[J]. 何蓉暉,李華偉,李曉維,宮云戰(zhàn).  同濟(jì)大學(xué)學(xué)報(bào)(自然科學(xué)版). 2002(10)

碩士論文
[1]嵌入式存儲(chǔ)器測(cè)試算法的研究與實(shí)現(xiàn)[D]. 郭雙友.西安電子科技大學(xué) 2009



本文編號(hào)：3591025