異步電路在握手協(xié)議中產(chǎn)生各個分控時鐘控制信號,以交互式的聯(lián)系取代了同步電路的總控時鐘,使其在速度、功耗、魯棒性等諸多方面較之同步電路具有獨特的優(yōu)勢,因此,異步電路設計的研究已經(jīng)成為國際上的熱點。但現(xiàn)在異步電路設計仍然處于起步階段,尚存在諸如缺乏相應的EDA工具、測試方法、系統(tǒng)控制部分過分復雜以及時序部分等諸多問題。本文首先研究宏單元的設計流程與庫文件的生成方法。由于宏單元能夠?qū)崿F(xiàn)比標準單元復雜得多的功能,因而可提高設計效率。單元庫文件的編寫涉及到功耗,時序,電容等各個參數(shù)的精確提取。本文以C單元的設計實現(xiàn)為例,在HJTC Logic 0.25um工藝下,對C單元進行了功能的模擬、仿真、參數(shù)提取、數(shù)據(jù)的整理以及technology library的編譯,使之成為該標準單元庫的一宏單元,并能在異步控制電路中得以方便調(diào)用。接著,采用基于宏單元的異步電路設計方法,設計一款64位異步加法器。該異步加法器分為數(shù)據(jù)部分和控制部分,實現(xiàn)子字并行功能,能夠?qū)⒍鄠€子字壓縮到一個字中進行運算,并且結果又能夠分別還原為原位寬,可同時進行8位、16位、32位及64位數(shù)據(jù)運算。在其控制電路部分采用的是冗余四段握手... 

【文章來源】：華中科技大學湖北省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：76 頁

【學位級別】：碩士

【部分圖文】：

同步電路結構示意圖

而異步電路是不存在統(tǒng)一的時鐘的，是通過握手信號交互來完成整個電路的時序控制工作，每個單獨的電路模塊在各自的信號跳變后開始工作，在工作完成后產(chǎn)生相應的完成信號，因此它是一種事件驅(qū)動的電路。如圖2-2所示：圖 2-2 異步電路結構示意圖

圖 2-10 有限延遲電路模型是易于實現(xiàn)自動綜合，而它的弊端頻率工作。另外，一些消除毛刺的無限慣性門延遲和線延遲模型[17]，關特性，電路通常在接收端使用完，發(fā)送端等待接收端發(fā)送完成信號平均情況下處理速度，但是，由于大。因而，在實現(xiàn)小規(guī)模電路時，

【參考文獻】：
期刊論文
[1]子字并行加法器的研究與實現(xiàn)[J]. 馬勝,黃立波,王志英,劉聰,戴葵.  計算機工程與應用. 2009(36)
[2]超前進位加法器研究[J]. 唐金藝.  現(xiàn)代計算機(專業(yè)版). 2008(06)
[3]UMC 0.18μm異步電路標準單元庫建庫技術研究[J]. 高麗江,張曉昱,陳虹,陳弘毅.  微電子學. 2008(03)
[4]幾種不同架構的加法器的設計與比較[J]. 李躍峰.  科協(xié)論壇(下半月). 2008(03)
[5]高性能的標準單元庫設計[J]. 盧俊,賈嵩,王源,張鋼剛.  航空計算技術. 2007(03)
[6]IC設計中的建庫技術研究及實現(xiàn)[J]. 黃義定.  微計算機信息. 2005(22)
[7]異步集成電路C標準單元的設計與實現(xiàn)[J]. 龔銳,王蕾,戴葵,王志英.  微電子學與計算機. 2005(01)
[8]邏輯參數(shù)庫中Power參數(shù)的提取[J]. 高霆,賀祥慶.  微電子學與計算機. 2003(05)

博士論文
[1]異步控制電路設計與實現(xiàn)關鍵技術研究[D]. 阮堅.國防科學技術大學 2008
[2]異步數(shù)據(jù)觸發(fā)微處理器體系結構關鍵技術研究與實現(xiàn)[D]. 李勇.國防科學技術大學 2007
[3]異步嵌入式微處理器設計與分析關鍵技術研究[D]. 王蕾.國防科學技術大學 2006

碩士論文
[1]0.18μm CMOS軍品級標準單元庫的設計[D]. 彭代珉.國防科學技術大學 2007
[2]IC設計數(shù)據(jù)庫生成及移植系統(tǒng)[D]. 馮沖.東南大學 2006
[3]異步乘法器關鍵技術研究與實現(xiàn)[D]. 龔銳.國防科學技術大學 2005



本文編號：3589044