高性能微處理器RTL級和體系結(jié)構(gòu)級低功耗設(shè)計關(guān)鍵技術(shù)研究
發(fā)布時間：2022-01-14 01:41
隨著高性能微處理器體系結(jié)構(gòu)和集成電路工藝的快速發(fā)展,微處理器芯片的集成度和工作頻率不斷提高,功耗問題以及與其息息相關(guān)的熱效應(yīng)給處理器的穩(wěn)定性和可靠性帶來了嚴峻的挑戰(zhàn),日益成為高性能微處理器持續(xù)發(fā)展的瓶頸。同時,在處理器的功耗組成中,漏流功耗占據(jù)越來越大的比例,如果不能有效控制,將嚴重阻礙微處理器性能的進一步提升,微處理器甚至無法正常工作�；诂F(xiàn)有的低功耗研究現(xiàn)狀,本論文重點研究了RTL級和體系結(jié)構(gòu)級的關(guān)鍵低功耗設(shè)計技術(shù)。論文中的實驗基于OpenSPARC T2開源RTL代碼,根據(jù)SpyGlass功耗分析工具和軟件模擬器得到實驗結(jié)果。本文首先通過分析時鐘門控設(shè)計不充分的微處理器初期設(shè)計代碼（Open- SPARC T2）,通過基本時鐘門控、向前追溯優(yōu)化、信號合并向前追溯優(yōu)化和向后追溯優(yōu)化等多種時鐘門控設(shè)計優(yōu)化策略,擴大原處理器設(shè)計中的時鐘門控范圍,關(guān)閉更多的空閑功能部件的時鐘,最大限度降低處理器動態(tài)功耗。實驗表明,相同負載條件下,單個OpenSPARC T2內(nèi)核在優(yōu)化后比優(yōu)化前整體功耗降低了約35%。本文針對多線程處理器中應(yīng)用執(zhí)行的特點,提出了一種細粒度溫度感知的多線程取指隊列控制技術(shù),...
【文章來源】：國防科技大學(xué)湖南省 211工程院校 985工程院校
【文章頁數(shù)】：77 頁
【學(xué)位級別】：碩士
【部分圖文】：
處理器內(nèi)核優(yōu)化前后整體功耗對比圖
先評估 EXU 在未采取任何 Clock-Gating 技術(shù)時得到的功耗結(jié)果，同時將其作為標準參考量，再分析多種方式結(jié)合的 Clock-Gating 技術(shù)功耗優(yōu)化后的功耗結(jié)果（如圖 3.10 所示）。圖 3.10 EXU 采用 Clock-Gating 功耗優(yōu)化效果對比圖分析圖 3.10 可知，加入 Clock-Gating 控制邏輯后，整數(shù)執(zhí)行部件（EXU）的功耗得到較大改善，因為 EXU 內(nèi)部存在大量的寄存器，基本測試程序不足以充分利用所有的寄存器，所以存在大量的寄存器在較長時間里不會使用，對其實施Clock-Gating 設(shè)計得到的效果較為明顯，功耗優(yōu)化達到 40%~60%。而不同的時鐘門控優(yōu)化策略得到的優(yōu)化功耗是不同的，其不同措施?
圖 3.10 EXU 采用 Clock-Gating 功耗優(yōu)化效果對比圖分析圖 3.10 可知，加入 Clock-Gating 控制邏輯后，整數(shù)執(zhí)行部件（EXU得到較大改善，因為 EXU 內(nèi)部存在大量的寄存器，基本測試程序不足以所有的寄存器，所以存在大量的寄存器在較長時間里不會使用，對其ck-Gating 設(shè)計得到的效果較為明顯，功耗優(yōu)化達到 40%~60%。而不同的優(yōu)化策略得到的優(yōu)化功耗是不同的，其不同措施的優(yōu)化功耗分布情況在圖到了說明。
【參考文獻】：
期刊論文
[1]基于多核微處理器溫度感知的線程調(diào)度算法[J]. 屈雙喜,張民選,劉濤,劉光輝. 計算機應(yīng)用. 2011(09)
[2]高性能計算中處理器功耗特征的評測與分析[J]. 劉勇鵬,盧凱,劉勇燕,武林平,陳娟. 計算機工程與科學(xué). 2009(11)
[3]低功耗微處理器中異步流水線設(shè)計[J]. 石偉,王友瑞,陳芳園,任洪廣,陸洪毅,王志英. 國防科技大學(xué)學(xué)報. 2009(05)
[4]多核、多線程處理器的低功耗設(shè)計技術(shù)研究[J]. 張駿,樊曉椏,劉松鶴. 計算機科學(xué). 2007(10)
[5]LRU-Assist:一種高效的Cache漏流功耗控制算法[J]. 張承義,張民選,邢座程,王永文. 電子學(xué)報. 2006(09)
[6]高性能通用微處理器體系結(jié)構(gòu)關(guān)鍵技術(shù)研究[J]. 張民選,王永文,邢座程,鄧讓鈺,蔣江,張承義. 計算機研究與發(fā)展. 2006(06)
[7]半導(dǎo)體溫度傳感器研究進展綜述[J]. 張洵,靳東明,劉理天. 傳感器與微系統(tǒng). 2006(03)
博士論文
[1]微處理器中Cache漏流功耗的體系結(jié)構(gòu)級優(yōu)化技術(shù)研究[D]. 周宏偉.國防科學(xué)技術(shù)大學(xué) 2007
[2]超深亞微米微處理器漏流功耗的體系結(jié)構(gòu)級優(yōu)化技術(shù)研究[D]. 張承義.國防科學(xué)技術(shù)大學(xué) 2006
碩士論文
[1]基于電路級的低功耗關(guān)鍵技術(shù)研究[D]. 楊玲.上海交通大學(xué) 2010
本文編號：3587554
【文章來源】：國防科技大學(xué)湖南省 211工程院校 985工程院校
【文章頁數(shù)】：77 頁
【學(xué)位級別】：碩士
【部分圖文】：
處理器內(nèi)核優(yōu)化前后整體功耗對比圖
先評估 EXU 在未采取任何 Clock-Gating 技術(shù)時得到的功耗結(jié)果，同時將其作為標準參考量，再分析多種方式結(jié)合的 Clock-Gating 技術(shù)功耗優(yōu)化后的功耗結(jié)果（如圖 3.10 所示）。圖 3.10 EXU 采用 Clock-Gating 功耗優(yōu)化效果對比圖分析圖 3.10 可知，加入 Clock-Gating 控制邏輯后，整數(shù)執(zhí)行部件（EXU）的功耗得到較大改善，因為 EXU 內(nèi)部存在大量的寄存器，基本測試程序不足以充分利用所有的寄存器，所以存在大量的寄存器在較長時間里不會使用，對其實施Clock-Gating 設(shè)計得到的效果較為明顯，功耗優(yōu)化達到 40%~60%。而不同的時鐘門控優(yōu)化策略得到的優(yōu)化功耗是不同的，其不同措施?
圖 3.10 EXU 采用 Clock-Gating 功耗優(yōu)化效果對比圖分析圖 3.10 可知，加入 Clock-Gating 控制邏輯后，整數(shù)執(zhí)行部件（EXU得到較大改善，因為 EXU 內(nèi)部存在大量的寄存器，基本測試程序不足以所有的寄存器，所以存在大量的寄存器在較長時間里不會使用，對其ck-Gating 設(shè)計得到的效果較為明顯，功耗優(yōu)化達到 40%~60%。而不同的優(yōu)化策略得到的優(yōu)化功耗是不同的，其不同措施的優(yōu)化功耗分布情況在圖到了說明。
【參考文獻】：
期刊論文
[1]基于多核微處理器溫度感知的線程調(diào)度算法[J]. 屈雙喜,張民選,劉濤,劉光輝. 計算機應(yīng)用. 2011(09)
[2]高性能計算中處理器功耗特征的評測與分析[J]. 劉勇鵬,盧凱,劉勇燕,武林平,陳娟. 計算機工程與科學(xué). 2009(11)
[3]低功耗微處理器中異步流水線設(shè)計[J]. 石偉,王友瑞,陳芳園,任洪廣,陸洪毅,王志英. 國防科技大學(xué)學(xué)報. 2009(05)
[4]多核、多線程處理器的低功耗設(shè)計技術(shù)研究[J]. 張駿,樊曉椏,劉松鶴. 計算機科學(xué). 2007(10)
[5]LRU-Assist:一種高效的Cache漏流功耗控制算法[J]. 張承義,張民選,邢座程,王永文. 電子學(xué)報. 2006(09)
[6]高性能通用微處理器體系結(jié)構(gòu)關(guān)鍵技術(shù)研究[J]. 張民選,王永文,邢座程,鄧讓鈺,蔣江,張承義. 計算機研究與發(fā)展. 2006(06)
[7]半導(dǎo)體溫度傳感器研究進展綜述[J]. 張洵,靳東明,劉理天. 傳感器與微系統(tǒng). 2006(03)
博士論文
[1]微處理器中Cache漏流功耗的體系結(jié)構(gòu)級優(yōu)化技術(shù)研究[D]. 周宏偉.國防科學(xué)技術(shù)大學(xué) 2007
[2]超深亞微米微處理器漏流功耗的體系結(jié)構(gòu)級優(yōu)化技術(shù)研究[D]. 張承義.國防科學(xué)技術(shù)大學(xué) 2006
碩士論文
[1]基于電路級的低功耗關(guān)鍵技術(shù)研究[D]. 楊玲.上海交通大學(xué) 2010
本文編號：3587554
本文鏈接：http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3587554.html
最近更新
教材專著
