現(xiàn)代微處理器普遍采用流水線、超級流水線、超標(biāo)量流水線等技術(shù)來提高指令并行度,但指令流中的分支指令往往造成流水線效率損失,影響其性能的發(fā)揮。論文研究內(nèi)容基于企業(yè)研發(fā)的一款雙核通信處理SOC芯片中32位嵌入式精簡指令集微處理器,本人在項目中負責(zé)此微處理器中流水線優(yōu)化工作和分支處理單元的設(shè)計。本文所設(shè)計的分支處理單元采用了一種分支折疊和分支預(yù)測技術(shù)并用的分支處理策略,它能有效解決分支指令給流水線造成的阻塞。分支折疊能夠?qū)⒉糠址种е噶钤谡{(diào)入指令執(zhí)行階段之前清除出指令流水線;基于條件碼的靜態(tài)分支預(yù)測方法有效地利用了體系結(jié)構(gòu)中指令集特點,在實現(xiàn)低分支處理機制復(fù)雜度的同時也能獲得較高的分支預(yù)測效率。本文在完成了此微處理器中分支處理單元各模塊的設(shè)計之后,建立了相關(guān)驗證環(huán)境,仔細編寫驗證計劃和測試程序,進行了高覆蓋率的系統(tǒng)功能驗證,逐步檢驗各個模塊功能及系統(tǒng)工作。采用0.18μm標(biāo)準(zhǔn)單元庫的后端設(shè)計即將結(jié)束,準(zhǔn)備流片,主頻達到266MHZ。對研究結(jié)果進行了總結(jié)表明,所設(shè)計的分支處理單元能切實有效地提高微處理器中流水線效率。 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：71 頁

【學(xué)位級別】：碩士

【部分圖文】：

指令的流水線處理現(xiàn)代微處理器在采用流水線結(jié)構(gòu)的基礎(chǔ)上，還采用超標(biāo)量（superscale）結(jié)構(gòu)

圖 2.7 分支目標(biāo)地址小結(jié)以上我們主要了解了分支指令對流水線性能的影響，探討了分支處理技術(shù)特別是幾種分支預(yù)測方案的實現(xiàn)原理以及分支目標(biāo)地址計算機制。分支處理技術(shù)的研究工作隨著現(xiàn)代處理器對性能要求的不斷提升顯得越來越重要。

個位置迅速被分派入執(zhí)行單元。不過總的來說，這種競爭情況在微處理器工作過程中通�？梢院雎圆挥嫷�。如圖3.6右邊兩列表示出了分支指令競爭條件，指令A(yù)、B同時被送入指令序列，其中指令A(yù)為可折疊分支指令。接下來的時鐘周期中，指令分派單元將指令調(diào)入執(zhí)行單元，包括分支指令A(yù)（它來不及在指令序列中被折疊掉），我們可以在下面的指令完成序列中看到它。圖3.6 分支折疊3.5.2 分支折疊的實現(xiàn)這里我們在取指令階段提前對分支指令解碼，通過提前分析條件分支指令的方法來獲得分支指令零執(zhí)行周期的性能提升。無條件分支指令和條件碼已經(jīng)解決的條件分支指令可以不進入指令流水線而被折疊掉。指令折疊實現(xiàn)方法有很多種，傳?

【參考文獻】：
期刊論文
[1]復(fù)合分支預(yù)測中選擇算法的研究[J]. 焦永,陳躍躍.  計算機應(yīng)用研究. 2005(04)
[2]UNICORE體系結(jié)構(gòu)中動態(tài)轉(zhuǎn)移預(yù)測機制的研究與設(shè)計[J]. 朱德新,程旭,慎輝.  電子學(xué)報. 2004(08)
[3]龍芯1號處理器結(jié)構(gòu)設(shè)計[J]. 胡偉武,唐志敏.  計算機學(xué)報. 2003(04)
[4]通過兩個取指令部件消除流水線控制相關(guān)延遲[J]. 沈立,侯方勇,王蓉暉,戴葵,王志英.  計算機工程與科學(xué). 2003(01)



本文編號：3587126