FPGA+DSP的方案憑借其優(yōu)異的性能在數(shù)字信號(hào)處理領(lǐng)域得到廣泛應(yīng)用,其中DSP程序的加載是設(shè)計(jì)的難點(diǎn)之一,尤其在大批量?jī)x器的生產(chǎn)中傳統(tǒng)方式加載DSP程序費(fèi)事費(fèi)力。文章提出一種DSP程序動(dòng)態(tài)加載方法,借助儀器現(xiàn)有的架構(gòu),利用FPGA完成PCI-Express轉(zhuǎn)HPI接口,通過HPI接口作為DSP程序的加載入口,在CPU中以軟件驅(qū)動(dòng)的形式,讀取硬盤中的DSP程序,實(shí)現(xiàn)DSP程序動(dòng)態(tài)加載。經(jīng)大批量?jī)x器驗(yàn)證,此動(dòng)態(tài)加載方法可靠穩(wěn)定,省時(shí)省力。 

【文章來源】：現(xiàn)代信息科技. 2020,4(11)

【文章頁數(shù)】：3 頁

【部分圖文】：

動(dòng)態(tài)加載軟件流程

在常用的臺(tái)式儀器中一般都會(huì)配置獨(dú)立的CPU模塊,接收來自底層的數(shù)據(jù),完成高級(jí)算法運(yùn)算和圖像顯示。本文實(shí)現(xiàn)DSP的動(dòng)態(tài)加載是在現(xiàn)有的平臺(tái)接口基礎(chǔ)上,只需稍加改動(dòng)就可以完成HPI方式加載DSP程序。CPU模塊與中頻接收模塊的硬件連接如圖1所示,CPU模塊是由Intel處理器、內(nèi)存、硬盤等結(jié)構(gòu)組成,支持Windows操作系統(tǒng)開發(fā),CPU模塊與中頻接收模塊之間通過PCIe總線連接進(jìn)行通信,雖無法直接加載DSP程序,但是可以在FPGA內(nèi)部采用Xilinx提供的PCIe的IP核完成PCIe總線到本地總線的轉(zhuǎn)換,P的HPI接口可DS以直接連接至總線,完成PCIe接口到HPI接口轉(zhuǎn)換,實(shí)現(xiàn)主機(jī)軟件控制DSP的要求,只需要編寫相應(yīng)的PCIe驅(qū)動(dòng),便可方便地通過訪問PCIe的總線完成HPI的相關(guān)操作,實(shí)現(xiàn)DSP程序動(dòng)態(tài)加載。HPI是一個(gè)并行接口,用于DSP與其他總線進(jìn)行連接,實(shí)現(xiàn)高速并行的數(shù)據(jù)通信。主機(jī)可以通過16 bit的并行總線直接訪問DSP的內(nèi)部存儲(chǔ)器,具體接口如圖1所示。PCIe本地總線是地址線和數(shù)據(jù)線獨(dú)立的形式,數(shù)據(jù)總線是32 bit,因此用于訪問的地址線后兩位不使用,從第三位開始累加,即訪問一次數(shù)據(jù),地址最少加4。HPI總線的HCNT1、HCNT0、HHWIL連接到地址總線Addr[4:2]上,HPI數(shù)據(jù)總線HD[15:0]連接到PCIe數(shù)據(jù)總線的低16位,HDS1、HDS2、HCS、HR/W的信號(hào)時(shí)序可由FPGA直接控制,這樣連接就可以建立PCIe地址與HPI寄存器的對(duì)應(yīng)關(guān)系,向固定地址讀寫數(shù)據(jù)就可以完成HPI讀寫操作,實(shí)現(xiàn)對(duì)HPIC控制寄存器、HPIA地址寄存器、HPID數(shù)據(jù)寄存器的訪問,完成相應(yīng)的DSP內(nèi)部存儲(chǔ)訪問,兩者的控制對(duì)應(yīng)關(guān)系如表1所示。具體HPI總線控制時(shí)序見參考文獻(xiàn)[2],此處不論述。

【參考文獻(xiàn)】：
期刊論文
[1]基于可重構(gòu)技術(shù)的DSP任務(wù)動(dòng)態(tài)加載方法研究[J]. 陸振林,趙元富,蘭利東,焦燁,趙光忠.  電子技術(shù)應(yīng)用. 2015(10)
[2]基于ARM的TMS320C6455 DSP HPI的動(dòng)態(tài)程序加載設(shè)計(jì)與實(shí)現(xiàn)[J]. 趙建波,胡文若,習(xí)勇,陳路輝.  電子技術(shù)應(yīng)用. 2013(06)
[3]一種基于以太網(wǎng)加載FPGA和DSP的實(shí)現(xiàn)方法[J]. 吳湘寧,江瑾,馮俊濤.  微型機(jī)與應(yīng)用. 2011(18)



本文編號(hào)：3551264