基于FPGA的1553B總線(xiàn)接口技術(shù)研究與實(shí)現(xiàn)
發(fā)布時(shí)間:2021-12-10 19:10
為了滿(mǎn)足某型機(jī)載顯示器與機(jī)上其他設(shè)備的復(fù)雜任務(wù)和可靠的數(shù)據(jù)通信,文章提出了一種基于FPGA控制協(xié)議芯片SM61864G3實(shí)現(xiàn)1553B總線(xiàn)遠(yuǎn)程終端通信的設(shè)計(jì)方法。該設(shè)計(jì)將整個(gè)系統(tǒng)的數(shù)據(jù)處理與接口控制邏輯集成在FPGA內(nèi)實(shí)現(xiàn),保障系統(tǒng)實(shí)時(shí)的可確定性。測(cè)試結(jié)果表明:該通用接口實(shí)時(shí)性及可靠性高,實(shí)際應(yīng)用效果良好。
【文章來(lái)源】:無(wú)線(xiàn)互聯(lián)科技. 2020,17(06)
【文章頁(yè)數(shù)】:3 頁(yè)
【部分圖文】:
1553B總線(xiàn)應(yīng)用結(jié)構(gòu)示意
硬件原理框架
F PGA完成對(duì)SM6186 4G3的初始化后,系統(tǒng)狀態(tài)機(jī)處在1553B控制主狀態(tài)機(jī)的中斷處理模塊的等待狀態(tài)。SM61864G3協(xié)議芯片具有1個(gè)8 bit地址(0x00~0xFF)的存儲(chǔ)空間,用于存儲(chǔ)記錄消息的描述符,每個(gè)消息的描述符占用4個(gè)存儲(chǔ)空間,從上到下依次存儲(chǔ)消息狀態(tài)、消息時(shí)間、數(shù)據(jù)指針、命令字,一共可存儲(chǔ)64個(gè)消息的描述符。當(dāng)接收到新的消息后,協(xié)議芯片將該消息的描述符存儲(chǔ),將下一條消息描述符的首地址更新至堆棧指針寄存器中,并向FPGA發(fā)出中斷信號(hào)。FPGA接收到中斷信號(hào)后,首先解析堆棧指針寄存器中存儲(chǔ)的地址A,應(yīng)從A-2,A-1地址中讀取數(shù)據(jù)指針和命令字。其次,根據(jù)消息描述符存儲(chǔ)的數(shù)據(jù)指針和命令字,在RAM中讀取總線(xiàn)數(shù)據(jù)。如果是對(duì)于發(fā)送子地址的命令,進(jìn)入發(fā)送數(shù)據(jù)模塊,待發(fā)送完成,清除相關(guān)vector位即可;當(dāng)判斷為接收命令時(shí),根據(jù)消息描述符中的數(shù)據(jù)塊指針,找到接收數(shù)據(jù)塊并保存數(shù)據(jù)至FPGA,退出中斷。若需要上傳數(shù)據(jù),則將數(shù)據(jù)寫(xiě)入到命令緩存里,置相應(yīng)的服務(wù)請(qǐng)求后,等待BC將數(shù)據(jù)讀走。中斷處理模塊流程如圖3所示。2.4 讀/寫(xiě)數(shù)據(jù)模塊
【參考文獻(xiàn)】:
期刊論文
[1]基于BU-61864的1553B總線(xiàn)接口電路設(shè)計(jì)[J]. 郭克平,王丹. 科技創(chuàng)新導(dǎo)報(bào). 2013(10)
[2]基于FPGA控制實(shí)現(xiàn)的1553B總線(xiàn)通訊設(shè)計(jì)[J]. 張飛,王煥玉,徐玉朋,曹學(xué)蕾,程澤浩,梁曉華. 航天控制. 2010(06)
碩士論文
[1]1553B總線(xiàn)接口技術(shù)研究及FPGA實(shí)現(xiàn)[D]. 徐麗清.西北工業(yè)大學(xué) 2006
本文編號(hào):3533228
【文章來(lái)源】:無(wú)線(xiàn)互聯(lián)科技. 2020,17(06)
【文章頁(yè)數(shù)】:3 頁(yè)
【部分圖文】:
1553B總線(xiàn)應(yīng)用結(jié)構(gòu)示意
硬件原理框架
F PGA完成對(duì)SM6186 4G3的初始化后,系統(tǒng)狀態(tài)機(jī)處在1553B控制主狀態(tài)機(jī)的中斷處理模塊的等待狀態(tài)。SM61864G3協(xié)議芯片具有1個(gè)8 bit地址(0x00~0xFF)的存儲(chǔ)空間,用于存儲(chǔ)記錄消息的描述符,每個(gè)消息的描述符占用4個(gè)存儲(chǔ)空間,從上到下依次存儲(chǔ)消息狀態(tài)、消息時(shí)間、數(shù)據(jù)指針、命令字,一共可存儲(chǔ)64個(gè)消息的描述符。當(dāng)接收到新的消息后,協(xié)議芯片將該消息的描述符存儲(chǔ),將下一條消息描述符的首地址更新至堆棧指針寄存器中,并向FPGA發(fā)出中斷信號(hào)。FPGA接收到中斷信號(hào)后,首先解析堆棧指針寄存器中存儲(chǔ)的地址A,應(yīng)從A-2,A-1地址中讀取數(shù)據(jù)指針和命令字。其次,根據(jù)消息描述符存儲(chǔ)的數(shù)據(jù)指針和命令字,在RAM中讀取總線(xiàn)數(shù)據(jù)。如果是對(duì)于發(fā)送子地址的命令,進(jìn)入發(fā)送數(shù)據(jù)模塊,待發(fā)送完成,清除相關(guān)vector位即可;當(dāng)判斷為接收命令時(shí),根據(jù)消息描述符中的數(shù)據(jù)塊指針,找到接收數(shù)據(jù)塊并保存數(shù)據(jù)至FPGA,退出中斷。若需要上傳數(shù)據(jù),則將數(shù)據(jù)寫(xiě)入到命令緩存里,置相應(yīng)的服務(wù)請(qǐng)求后,等待BC將數(shù)據(jù)讀走。中斷處理模塊流程如圖3所示。2.4 讀/寫(xiě)數(shù)據(jù)模塊
【參考文獻(xiàn)】:
期刊論文
[1]基于BU-61864的1553B總線(xiàn)接口電路設(shè)計(jì)[J]. 郭克平,王丹. 科技創(chuàng)新導(dǎo)報(bào). 2013(10)
[2]基于FPGA控制實(shí)現(xiàn)的1553B總線(xiàn)通訊設(shè)計(jì)[J]. 張飛,王煥玉,徐玉朋,曹學(xué)蕾,程澤浩,梁曉華. 航天控制. 2010(06)
碩士論文
[1]1553B總線(xiàn)接口技術(shù)研究及FPGA實(shí)現(xiàn)[D]. 徐麗清.西北工業(yè)大學(xué) 2006
本文編號(hào):3533228
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3533228.html
最近更新
教材專(zhuān)著