針對(duì)單核處理器平臺(tái)上軟件提升性能和擴(kuò)展功能方面存在的限制,本文研究了雙核處理器平臺(tái)上軟件設(shè)計(jì)的一些理論問題。通過引入一個(gè)多核軟件開發(fā)方法,本文闡述了在雙核平臺(tái)上的顯示器軟件設(shè)計(jì)實(shí)施要點(diǎn)。提出的問題和方法對(duì)于設(shè)計(jì)基于雙核和多核處理器平臺(tái)的顯示器軟件設(shè)計(jì)具有一定參考意義和實(shí)用價(jià)值。 

【文章來源】：中國(guó)新通信. 2020,22(09)

【文章頁數(shù)】：4 頁

【部分圖文】：

圖1 雙核處理器架構(gòu)圖

分析研究表明,多核處理器架構(gòu)具有控制邏輯簡(jiǎn)單,實(shí)現(xiàn)相對(duì)簡(jiǎn)單,高主頻,低通道延遲和軟件的重用性高等特點(diǎn)[3]。在單核處理器系統(tǒng)中,雖然多線程編程技術(shù)能夠提高目標(biāo)系統(tǒng)的執(zhí)行性能,但因?yàn)橹挥幸粋�(gè)內(nèi)核引擎,本質(zhì)上同一時(shí)刻只能有一個(gè)線程在 CPU 上執(zhí)行,多個(gè)線程之間只是一種“宏觀并行,微觀串行”的執(zhí)行模式。如圖2所示,線程1和線程2在單核處理器上執(zhí)行,CPU 按照時(shí)間片交替執(zhí)行2個(gè)線程,一個(gè)線程獲得的時(shí)間片用完就要讓出,CPU資源給另外一個(gè)線程。這樣,在單核處理器架構(gòu)上,處理過程只能與目標(biāo)系統(tǒng)串行工作,無法做到實(shí)時(shí)的并行運(yùn)行。雙核處理器架構(gòu)為軟件并行工作提供了硬件平臺(tái)的直接支持。在雙核處理器架構(gòu)下,由于存在兩個(gè)內(nèi)核引擎,多個(gè)線程能夠并行執(zhí)行。如圖3所示,線程1和線程2在雙核處理器上執(zhí)行,此時(shí)每個(gè)內(nèi)核分別執(zhí)行一個(gè)線程,直到相應(yīng)的線程結(jié)束執(zhí)行。這樣,不同功能模塊就能同時(shí)運(yùn)行在不同的內(nèi)核引擎上,做到了真正的實(shí)時(shí)的并行運(yùn)行。另外,由于多個(gè)內(nèi)核都在同一片芯片上,核間通信代價(jià)相對(duì)于多處理器系統(tǒng)也要小很多。圖3 雙核處理器多線程并發(fā)執(zhí)行示意圖

圖3 雙核處理器多線程并發(fā)執(zhí)行示意圖

【參考文獻(xiàn)】：
期刊論文
[1]基于雙核處理器平臺(tái)的數(shù)控系統(tǒng)軟件架構(gòu)設(shè)計(jì)[J]. 鄭玉虎,王品,陸小虎.  組合機(jī)床與自動(dòng)化加工技術(shù). 2013(08)
[2]多核系統(tǒng)的軟件開發(fā)方法[J]. 白俊峰,鄧祖樸.  計(jì)算機(jī)工程. 2010(12)
[3]單芯片多處理器的性能優(yōu)勢(shì)[J]. 黃光奇,周興銘.  計(jì)算機(jī)工程與科學(xué). 2001(01)

碩士論文
[1]圖像分析多核并行計(jì)算類庫的構(gòu)建與優(yōu)化[D]. 鄭鋒.廈門大學(xué) 2008



本文編號(hào)：3525101