隨著MOS制造工藝的不斷進(jìn)步,晶體管的尺寸變得越來(lái)越小,SRAM存儲(chǔ)單元電路對(duì)制造工藝的偏差越來(lái)越敏感,其性能也就越來(lái)越不穩(wěn)定。由于低功耗的性能要求,低電源電壓技術(shù)也被應(yīng)用到SRAM單元電路設(shè)計(jì)中。然而,低的電源電壓會(huì)導(dǎo)致SRAM存儲(chǔ)單元電路的靜態(tài)噪聲余量（SNM）進(jìn)一步的降低,也即穩(wěn)定性更差。功耗的增大也是SRAM技術(shù)發(fā)展的一個(gè)難題。據(jù)ITRS（國(guó)際半導(dǎo)體技術(shù)發(fā)展路線(xiàn)圖）預(yù)測(cè),在嵌入式存儲(chǔ)器當(dāng)中,SRAM存儲(chǔ)單元陣列將占到所有晶體管數(shù)目的一大半。由于SRAM單元數(shù)目的巨大以及漏電流（Leakage Power）的不斷增大,SRAM單元陣列的功耗偏大問(wèn)題也變得越來(lái)越突出。傳統(tǒng)的SRAM存儲(chǔ)單元采用的是六管的結(jié)構(gòu),其讀操作采用的是直接存取機(jī)理。在讀操作過(guò)程中,數(shù)據(jù)存儲(chǔ)點(diǎn)通過(guò)存取晶體管直接與位線(xiàn)（Bit-line）相接,由于分壓和外部噪聲的影響,存儲(chǔ)的數(shù)據(jù)很不穩(wěn)定,也就是讀操作的破壞。改良型的七管SRAM結(jié)構(gòu)特別針對(duì)六管SRAM讀操作破壞的問(wèn)題,采用數(shù)據(jù)存儲(chǔ)點(diǎn)與位線(xiàn)分離的方法,消除了電壓分壓以及外部噪聲的問(wèn)題,其穩(wěn)定性得到顯著提升。但是,由于只有一個(gè)存取NMOS管用于寫(xiě)操作,加上閾值電壓損... 

【文章來(lái)源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：75 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

典型SRAM存儲(chǔ)單元電路結(jié)構(gòu)

SRAM讀操作時(shí)序[2]

SRAM寫(xiě)操作時(shí)序[2]

【參考文獻(xiàn)】：
碩士論文
[1]低電壓CMOS靜態(tài)隨機(jī)存儲(chǔ)器的研究與設(shè)計(jì)[D]. 賴(lài)科.深圳大學(xué) 2019
[2]CMOS集成電路SRAM存儲(chǔ)單元抗輻射加固設(shè)計(jì)研究[D]. 李雪健.合肥工業(yè)大學(xué) 2019
[3]具備獨(dú)立三柵結(jié)構(gòu)的新型FinFET器件及其SRAM應(yīng)用研究[D]. 劉程晟.華東師范大學(xué) 2018
[4]FinFET工藝漲落分析及其對(duì)相關(guān)電路的影響研究[D]. 張珅.清華大學(xué) 2018
[5]應(yīng)用于Cache的65nm高速SRAM設(shè)計(jì)[D]. 胡玉青.蘇州大學(xué) 2016
[6]四字突發(fā)QDR SRAM物理傳輸通路模塊的設(shè)計(jì)研究[D]. 胡曉旭.國(guó)防科學(xué)技術(shù)大學(xué) 2016
[7]一種低功耗高穩(wěn)定的九管SRAM單元設(shè)計(jì)[D]. 丁輝.安徽大學(xué) 2015
[8]基于六管存儲(chǔ)單元的高可靠性SRAM設(shè)計(jì)[D]. 周月琳.北京工業(yè)大學(xué) 2015
[9]嵌入式SRAM編譯器設(shè)計(jì)與IP驗(yàn)證[D]. 劉曉慶.安徽大學(xué) 2014
[10]一種工作在亞閾值條件下的低功耗九管SRAM單元的設(shè)計(jì)[D]. 陳愿.安徽大學(xué) 2014



本文編號(hào)：3519309