隨著半導(dǎo)體工藝的不斷快速發(fā)展,計(jì)算機(jī)與嵌入式產(chǎn)品廣泛應(yīng)用到人類的正常生產(chǎn)生活和工作等各個(gè)領(lǐng)域,數(shù)字化時(shí)代已經(jīng)成為主流趨勢。PCI（Peripheral Component Interconnect,周邊元件擴(kuò)展接口）總線作為一種獨(dú)立的同步于處理器的高性能局部總線,以其高性能,低成本,兼容性好等優(yōu)點(diǎn)在計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)中獲得了十分普遍的應(yīng)用。在本文涉及的安防監(jiān)控視頻采集應(yīng)用中,需要傳輸大量連續(xù)的多路數(shù)據(jù),而通用的音視頻解碼芯片連接PCI橋接芯片的方法并不能很好地滿足這樣的需求。針對以上的問題,同時(shí)出于知識產(chǎn)權(quán)的要求,作者所在的研發(fā)團(tuán)隊(duì)自主設(shè)計(jì)所需要的各功能邏輯模塊并用FPGA芯片進(jìn)行邏輯和軟件的協(xié)同驗(yàn)證,為流片提供保障。本文包含的研究內(nèi)容包含如下幾個(gè)方面:（1）采取軟硬件協(xié)同設(shè)計(jì)方法,系統(tǒng)地根據(jù)需求分析進(jìn)行模塊劃分,制定相應(yīng)的接口信號、引腳定義等文檔規(guī)范,然后用Verilog語言實(shí)現(xiàn)功能邏輯,完成基于FPGA的PCI接口模塊,同時(shí)根據(jù)相同的接口進(jìn)行軟件的研發(fā),以方便之后進(jìn)行的仿真驗(yàn)證與集成測試。整個(gè)PCI接口模塊分為:總線仲裁器模塊,含DMA（Direct Memory Access,直接內(nèi)... 

【文章來源】：濟(jì)南大學(xué)山東省

【文章頁數(shù)】：70 頁

【學(xué)位級別】：碩士

【部分圖文】：

傳統(tǒng)的設(shè)計(jì)流程

圖 2.2 設(shè)計(jì)復(fù)雜度和生產(chǎn)率增長趨勢Fig. 2.2 Trend of design complexity and productivity growth的“串行”開發(fā)方法在新形勢下逐漸暴露出了很多不足之處[20-23]：軟硬件的開發(fā)過程割裂，缺乏溝通交互[17]�，F(xiàn)在的嵌入式系統(tǒng)在設(shè)計(jì)早，由于各種異構(gòu)型系統(tǒng)軟硬件復(fù)雜，這種“串行”的設(shè)計(jì)過程使軟件和協(xié)調(diào)優(yōu)化[24-25]。在實(shí)際的研發(fā)過程中，軟件開發(fā)與硬件研發(fā)隸屬不同的通與項(xiàng)目周期的問題更難以協(xié)調(diào)，一旦出現(xiàn)問題就導(dǎo)致了整體研發(fā)效率設(shè)計(jì)的自動(dòng)化層次低[17]。系統(tǒng)級設(shè)計(jì)由系統(tǒng)架構(gòu)工程師來設(shè)計(jì)，而產(chǎn)品全依賴于設(shè)計(jì)人員的經(jīng)驗(yàn)[7]。而隨著行業(yè)的發(fā)展，系統(tǒng)規(guī)模不斷提高，和功能是以往沒有經(jīng)驗(yàn)借鑒的，實(shí)際的設(shè)計(jì)復(fù)雜度也往往超出人類的思常出現(xiàn)到最終測試時(shí)才找到問題需要返工，這將嚴(yán)重拖長產(chǎn)品的研發(fā)周缺乏設(shè)計(jì)重用支持。以往的嵌入式系統(tǒng)設(shè)計(jì)幾乎都是從零開始，如果不

念就被提了出來[27]。件協(xié)同設(shè)計(jì)流程上述問題，研究者們一直在探索新的設(shè)計(jì)方法學(xué)——軟硬件are/Hardware Co-Design）方法學(xué)[7]。軟硬件協(xié)同設(shè)計(jì)是指對系統(tǒng)中統(tǒng)一的描述和工具進(jìn)行集成開發(fā),可完成全系統(tǒng)的設(shè)計(jì)驗(yàn)證并跨越 系 統(tǒng) 優(yōu) 化 。 其 概 念 的 提 出 很 早 ， 第 一 屆 International Woe/Software Co-Design 會(huì)議于 1993 年召開[22]，標(biāo)志著軟硬件協(xié)同設(shè)式展開[7]，軟硬件協(xié)同設(shè)計(jì)領(lǐng)域正式確立，其核心問題是如何在項(xiàng)硬件子系統(tǒng)和軟件子系統(tǒng)[28]。

【參考文獻(xiàn)】：
期刊論文
[1]一種低功耗異步FIFO在ASIC中的設(shè)計(jì)[J]. 范小虎,楊波,孫濤.  濟(jì)南大學(xué)學(xué)報(bào)(自然科學(xué)版). 2011(01)
[2]基于WDM的Windows2000驅(qū)動(dòng)開發(fā)技術(shù)[J]. 李松,殷杰波.  計(jì)算機(jī)與網(wǎng)絡(luò). 2010(06)
[3]基于PCI總線的數(shù)據(jù)采集卡設(shè)計(jì)[J]. 梁軍龍.  山西電子技術(shù). 2009(05)
[4]基于FPGA的PCI總線接口設(shè)計(jì)與實(shí)現(xiàn)[J]. 張煒,沈德剛.  計(jì)算機(jī)與數(shù)字工程. 2009(05)
[5]基于SOPC的軟硬件協(xié)同設(shè)計(jì)[J]. 劉永恩.  無線電通信技術(shù). 2009(02)
[6]集成電路中的多時(shí)鐘域同步設(shè)計(jì)技術(shù)[J]. 趙永建,段國東,李苗.  計(jì)算機(jī)工程. 2008(09)
[7]基于SystemC和Verilog軟硬件協(xié)同驗(yàn)證[J]. 魯芳,柏娜.  現(xiàn)代電子技術(shù). 2008(04)
[8]一種高性能的異步FIFO結(jié)構(gòu)[J]. 劉祥遠(yuǎn),陳書明.  電子學(xué)報(bào). 2007(11)
[9]基于軟/硬件協(xié)同設(shè)計(jì)的嵌入式系統(tǒng)的性能測試[J]. 丁健.  電子質(zhì)量. 2007(05)
[10]基于Verilog HDL的異步FIFO設(shè)計(jì)與實(shí)現(xiàn)[J]. 魏芳,劉志軍,馬克杰.  電子技術(shù)應(yīng)用. 2006(07)

碩士論文
[1]IC設(shè)計(jì)原型驗(yàn)證技術(shù)研究與實(shí)現(xiàn)[D]. 胡文彬.合肥工業(yè)大學(xué) 2010
[2]基于FPGA的PCI軟核模塊的研究與實(shí)現(xiàn)[D]. 周雷.廈門大學(xué) 2009
[3]基于PCI總線的數(shù)據(jù)采集與存儲(chǔ)系統(tǒng)[D]. 金松坡.南京理工大學(xué) 2009
[4]基于IP CORE的PCI接口設(shè)計(jì)及在數(shù)字中頻采集與處理模塊中的應(yīng)用[D]. 楊軍.電子科技大學(xué) 2009
[5]多制式音頻解碼系統(tǒng)設(shè)計(jì)與優(yōu)化[D]. 李敏麗.上海交通大學(xué) 2008
[6]基于SOPC的軟硬件協(xié)同設(shè)計(jì)平臺(tái)的研究與實(shí)現(xiàn)[D]. 葛保建.武漢科技大學(xué) 2008
[7]嵌入式系統(tǒng)軟硬件劃分方法的研究[D]. 杜敏.哈爾濱理工大學(xué) 2008
[8]基于FPGA的PCI總線接口橋接邏輯設(shè)計(jì)[D]. 李群橋.武漢科技大學(xué) 2007
[9]基于IXP425網(wǎng)絡(luò)處理器的PCI通信卡的設(shè)計(jì)與實(shí)現(xiàn)[D]. 王春毅.電子科技大學(xué) 2007
[10]基于SOPC的嵌入式系統(tǒng)的設(shè)計(jì)[D]. 劉仁偉.電子科技大學(xué) 2007



本文編號：3509807