發(fā)布時間：2021-11-18 02:42

　　本文設計并FPGA硬件實現(xiàn)了一種分組密碼協(xié)處理器,主要的目標是設計能在多種總線環(huán)境下可重用的協(xié)處理器,并且要求能靈活更換協(xié)處理器內部的分組密碼算法模塊。為了實現(xiàn)設計目標,協(xié)處理器采用了分層的控制結構、Start-Done控制協(xié)議以及類似RAM的外部接口信號定義。實驗證明,只需進行較小的修改,就能將協(xié)處理器的3DES算法模塊更換為AES-128算法模塊或者將AES-128算法模塊更換為3DES算法模塊。分組密碼協(xié)處理器現(xiàn)已成功的應用到了廣州大學信息安全技術實驗室研制的PCI-FPGA密碼卡中。本文介紹了協(xié)處理器在密碼卡的PCI9054局部端總線環(huán)境中的應用,并且介紹了協(xié)處理器在Windows 2000/XP操作系統(tǒng)下與主處理器（Intel Pentium 4）協(xié)同工作對文件數(shù)據(jù)進行加/解密所需的軟硬件協(xié)同設計方法。此外,協(xié)處理器也已經在LEON2片上系統(tǒng)中進行了初步的應用。利用協(xié)處理器外部接口信號的特性,可以以一種快捷的方式將協(xié)處理器應用到LEON2的AHB片上總線環(huán)境中。文中還介紹了使用SPARC V8指令（LEON2嵌入式32位RISC處理器所采用的指令體系）控制協(xié)處理器與嵌入式主處... 

【文章來源】：廣州大學廣東省

【文章頁數(shù)】：72 頁

【學位級別】：碩士

【部分圖文】：

迭代分組密碼的流水線實現(xiàn)結構

圖 2-5 ShiftRows 和 InvShiftRows 的循環(huán)移位Figure2-5 The byte rotation of ShiftRows and I.3 MixColumns 和 InvMixColumns 的實現(xiàn)ES中狀態(tài)的MixColumns和InvMixColumns變換定義如圖2-6所示 運算和⊕運算不是普通的乘法運算和加法運算，該運算的詳細準。⊕運算的硬件實現(xiàn)可以直接使用硬件按比特異或來實現(xiàn)，在VHD為xor。· 運算的實現(xiàn)則相對較為復雜，要實現(xiàn)· 運算首先需的xtime變換，xtime在數(shù)學上表示了x b(x)，這是模m(x)=x8式乘法，該變換在硬件上可以用異或門和與門來實現(xiàn)。設A、B則B=xtime（A）的硬件實現(xiàn)可以用VHDL語言表示如為：B := (A(6 downto 0)&'0') xor(x"1b" and (A(7)&A(7)&A(7)&A(7)&A(7)&A(7)&A(7)&A(7)));time 變換為基礎可以實現(xiàn)圖 3-6 中所有的· 運算。這里以 B={HDL 實現(xiàn)代碼如下：InvShiftRows

MixColumns和InvMixColumns的定義Figure2-6ThedefinitionofMixColumnsandInvMixColumns


本文編號：3502044