隨著信息時代的到來,硬盤已經(jīng)是信息存儲的主要媒介之一,其接口標準也從傳統(tǒng)的PATA發(fā)展到現(xiàn)在的SATA（Serial ATA）。SATA硬盤與傳統(tǒng)的PATA硬盤比較,它具有熱插拔、傳輸速率快、執(zhí)行效率高等明顯優(yōu)勢。SATA2.0是SATA的第二代標準,它使硬盤的外部傳輸速率理論值從第一代的1.5Gbps提高到了3Gbps。此外,SATA硬盤還具有線纜少而細、功耗低、后向兼容ATA等一系列優(yōu)點。所以,現(xiàn)在市場上的主流硬盤都是基于SATA2.0接口標準的。如果載有重要資料的硬盤丟失、失竊或者是被有預謀的盜竊,對國家或者企業(yè)造成的損失是不可估量的。而國內(nèi)現(xiàn)在還沒有SATA的自主知識產(chǎn)權(quán)芯片,所以SATA2.0接口的加解密控制芯片不論是對于國家信息安全還是商業(yè)利益都有很高的研究價值和使用價值。本文首先簡單分析了SATA2.0協(xié)議,包括物理層、鏈路層、傳輸層和命令層,并針對本設計所特別關(guān)注的部分做了詳細的介紹。接著基于數(shù)字電路設計的思想,提出了本次設計的系統(tǒng)架構(gòu)和設計思路,將整個系統(tǒng)劃分為物理層接口單元模塊（PIU）、發(fā)送控制模塊（SCM）、接收判斷模塊（RE）、數(shù)據(jù)處理模塊（DPM）、發(fā)送接口... 

【文章來源】：電子科技大學四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：130 頁

【學位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 論文研究背景
        1.1.1 信息安全定義和內(nèi)容
        1.1.2 信息安全的全新時代
    1.2 課題的引出和其意義
        1.2.1 保護計算機和硬盤的重要性
        1.2.2 硬盤接口類型
        1.2.3 加密技術(shù)簡介
        1.2.4 研究SATA2.0 硬盤加解密技術(shù)的意義
    1.3 SATA2.0 加解密控制芯片設計的難點和本人的工作
    1.4 論文安排
第二章 SATA2.0 協(xié)議簡單介紹
    2.1 SATA 的結(jié)構(gòu)
    2.2 SATA 物理層協(xié)議
        2.2.1 物理層功能
        2.2.2 物理層實現(xiàn)框圖
        2.2.3 物理層上電啟動過程
    2.3 SATA 鏈路層協(xié)議
        2.3.1 鏈路層功能
        2.3.2 8b/10b 編碼規(guī)則
        2.3.3 原語（Primitives）
        2.3.4 CRC 和擾碼
    2.4 SATA 傳輸層協(xié)議
        2.4.1 傳輸層功能
        2.4.2 FIS 類型
    2.5 SATA 命令層協(xié)議
        2.5.1 DMA 讀協(xié)議（DMA read by host from device）
        2.5.2 DMA 寫協(xié)議（DMA write by host to device）
        2.5.3 PIO 讀協(xié)議（PIO data read from the device）
        2.5.4 PIO 寫協(xié)議（PIO data write to the device）
        2.5.5 DMA 排隊讀協(xié)議（ATA Tagged Command Queuing DMA read from device）
        2.5.6 DMA 排隊寫協(xié)議（ATA Tagged Command Queuing DMA write to device）
        2.5.7 需要加解密處理的命令
    2.6 本章小結(jié)
第三章 SATA2.0 加解密系統(tǒng)設計與模塊劃分
    3.1 系統(tǒng)架構(gòu)設計思路
        3.1.1 數(shù)字系統(tǒng)設計方法
        3.1.2 虛擬主機與虛擬設備
        3.1.3 控制結(jié)構(gòu)與數(shù)據(jù)通路
        3.1.4 系統(tǒng)架構(gòu)實現(xiàn)
    3.2 各模塊功能介紹
        3.2.1 發(fā)送控制模塊（SCM）
        3.2.2 接收判斷模塊（RE）
        3.2.3 物理層接口模塊（PIU）
        3.2.4 發(fā)送接口引擎（SIE）
        3.2.5 數(shù)據(jù)處理模塊（DPM）
        3.2.6 加解密接口模塊（ENCP）
        3.2.7 定時器（TIMER）
    3.3 系統(tǒng)工作原理
        3.3.1 原語處理方式
        3.3.2 配置幀處理方式
        3.3.3 不需要加解密的幀處理方式
        3.3.4 需要加解密的幀處理方式
    3.4 本章小結(jié)
第四章 SATA2.0 加解密系統(tǒng)控制邏輯與ENCP 模塊的詳細設計
    4.1 數(shù)字邏輯設計
        4.1.1 FPGA 設計流程簡介
        4.1.2 RTL 可綜合代碼編碼風格（Coding Style）
        4.1.3 狀態(tài)機設計
    4.2 控制模塊詳細設計
        4.2.1 模塊劃分以及接口信號定義
        4.2.2 主狀態(tài)機（SCM_MC）
        4.2.3 左邊接收控制狀態(tài)機（SCM_LRC）
        4.2.4 左邊發(fā)送控制狀態(tài)機（SCM_LSC）
        4.2.5 右邊接收控制狀態(tài)機（SCM_RRC)
        4.2.6 右邊發(fā)送控制狀態(tài)機（SCM_RSC）
        4.2.7 ALIGN 計數(shù)狀態(tài)機
        4.2.8 狀態(tài)機仿真
    4.3 加解密接口模塊（ENCP）詳細設計
        4.3.1 模塊劃分以及接口信號定義
        4.3.2 異步FIFO 設計
        4.3.3 I2C 接口詳細設計
        4.3.4 I2C 接口仿真
        4.3.5 SPI-3 接口詳細設計
        4.3.6 SPI-3 接口仿真
        4.3.7 ENCP 模塊的綜合測試
    4.4 本章小結(jié)
第五章 SATA2.0 加解密系統(tǒng)驗證和測試
    5.1 系統(tǒng)驗證
        5.1.1 驗證技術(shù)和驗證方法
        5.1.2 驗證環(huán)境
        5.1.3 驗證舉例
        5.1.4 驗證結(jié)論
    5.2 系統(tǒng)測試
        5.2.1 測試環(huán)境以及測試相關(guān)硬件
        5.2.2 數(shù)據(jù)傳輸測試
        5.2.3 性能測試
        5.2.4 測試結(jié)論
    5.3 本章小結(jié)
第六章 總結(jié)和展望
    6.1 總結(jié)
    6.2 展望
致謝
參考文獻
個人簡歷、在學期間的研究成果及發(fā)表的學術(shù)論文


【參考文獻】：
碩士論文
[1]基于FPGA的SATA2.0加密橋控制器的設計與研究[D]. 鄭先翔.電子科技大學 2009
[2]基于FPGA的SATA2.0加解密接口芯片的設計驗證及測試[D]. 黃衎.電子科技大學 2009
[3]SATA2.0硬盤加解密接口芯片數(shù)據(jù)通路的設計與FPGA實現(xiàn)[D]. 龍羽.電子科技大學 2009



本文編號：3498571