在計(jì)算機(jī)組成原理以及計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)等教學(xué)實(shí)驗(yàn)中,微處理器是進(jìn)行實(shí)驗(yàn)的必備工具,它提供了學(xué)生實(shí)驗(yàn)的軟硬件平臺(tái)。近幾年隨著計(jì)算機(jī)和微電子技術(shù)的發(fā)展,微處理器的設(shè)計(jì)和實(shí)現(xiàn)一直是國(guó)內(nèi)外研究的熱點(diǎn)。目前國(guó)外高校的計(jì)算機(jī)及電子相關(guān)課程都已經(jīng)把微處理器的設(shè)計(jì)作為一項(xiàng)重要內(nèi)容,實(shí)驗(yàn)的靈活性以及留給學(xué)生的創(chuàng)作空間也很大。國(guó)內(nèi)傳統(tǒng)的計(jì)算機(jī)組成原理實(shí)驗(yàn)是在微處理器結(jié)構(gòu)等都相對(duì)固定的情況下進(jìn)行的,學(xué)生主要進(jìn)行功能驗(yàn)證,缺少自主設(shè)計(jì)和創(chuàng)新過(guò)程。為改變國(guó)內(nèi)微處理器實(shí)驗(yàn)教學(xué)現(xiàn)狀,必須改進(jìn)現(xiàn)有的微處理器教學(xué)方法,設(shè)計(jì)一種靈活性可靠性和可擴(kuò)展性兼具的微處理器實(shí)驗(yàn),充分發(fā)揮實(shí)驗(yàn)作用。鑒于此,本論文進(jìn)行了實(shí)驗(yàn)微處理器的設(shè)計(jì)研究。本微處理器采用Verilog硬件描述語(yǔ)言設(shè)計(jì)了該微處理器,在Xilinx SpartanII系列XC2S150 FPGA上實(shí)現(xiàn),并且在實(shí)驗(yàn)設(shè)備上驗(yàn)證了所有的指令功能。論文部分首先介紹了國(guó)內(nèi)外發(fā)展?fàn)顩r,微處理器實(shí)驗(yàn)設(shè)計(jì)的意義以及本微處理器的開(kāi)發(fā)環(huán)境與開(kāi)發(fā)語(yǔ)言。對(duì)于微處理器設(shè)計(jì)而言,指令系統(tǒng)的設(shè)計(jì)以及微處理器可以實(shí)現(xiàn)的操作類型,是設(shè)計(jì)微處理器首要考慮的問(wèn)題,文章隨后介紹了指令集的構(gòu)建、實(shí)現(xiàn)的指令功能和多... 

【文章來(lái)源】：江蘇大學(xué)江蘇省

【文章頁(yè)數(shù)】：72 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

算術(shù)邏輯運(yùn)算部分仿真結(jié)果

onn︸ #l#l#l#lUnU們nde仿真結(jié)果如圖4一5所示:圖4一5算術(shù)邏輯運(yùn)算部分仿真結(jié)果4.3.2移位運(yùn)算仿真結(jié)果先單獨(dú)對(duì)移位寄存器部分做了仿真，實(shí)現(xiàn)了左移，右移和直通操作，如圖4一6

微微操作信號(hào)發(fā)生器器 圖5一1微處理器數(shù)據(jù)通路微處理器的數(shù)據(jù)通路如圖5一1所示。系統(tǒng)總線采用單總線結(jié)構(gòu)，主存、外設(shè)與CPU共用一組系統(tǒng)總線;地址總線AB、數(shù)據(jù)總線DB寬度為16位，CPU內(nèi)

【參考文獻(xiàn)】：
期刊論文
[1]基于FPGA的“計(jì)算機(jī)組成原理”模型機(jī)設(shè)計(jì)[J]. 肖鐵軍,劉芳.  電氣電子教學(xué)學(xué)報(bào). 2009(02)
[2]基于FPGA的嵌入式PLC微處理器設(shè)計(jì)[J]. 謝微華,李濟(jì)順.  河南科技大學(xué)學(xué)報(bào)(自然科學(xué)版). 2009(01)
[3]并行CISC指令譯碼器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 張駿,樊曉椏,張萌.  計(jì)算機(jī)應(yīng)用研究. 2007(11)
[4]32位RISC微處理器FPGA驗(yàn)證平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)[J]. 于海,樊曉椏,張盛兵.  計(jì)算機(jī)工程與應(yīng)用. 2007(05)
[5]高校實(shí)驗(yàn)教學(xué)改革與創(chuàng)新人才培養(yǎng)的關(guān)系[J]. 許征程,安靜霞.  河北師范大學(xué)學(xué)報(bào)(教育科學(xué)版). 2005(01)
[6]基于FPGA技術(shù)的計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)[J]. 周寧寧,程春玲.  現(xiàn)代電子技術(shù). 2005(01)
[7]基于FPGA技術(shù)的“計(jì)算機(jī)組成原理”課程的實(shí)驗(yàn)教學(xué)[J]. 方愷晴,徐成,石琳.  實(shí)驗(yàn)室研究與探索. 2004(05)
[8]基于FPGA技術(shù)的CPU模型機(jī)的設(shè)計(jì)與實(shí)現(xiàn)[J]. 周寧寧,劉勝.  南京郵電學(xué)院學(xué)報(bào). 2003(01)
[9]開(kāi)放教學(xué)實(shí)驗(yàn)室 提高學(xué)生實(shí)踐創(chuàng)新能力[J]. 陳大鵬,孫爾康.  實(shí)驗(yàn)室研究與探索. 2001(02)

碩士論文
[1]基于FPGA的計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)的設(shè)計(jì)與仿真[D]. 尹卓.青島大學(xué) 2008
[2]FPGA實(shí)驗(yàn)教學(xué)系統(tǒng)的開(kāi)發(fā)研究[D]. 李月.大連理工大學(xué) 2007
[3]基于FPGA的VHDL計(jì)算機(jī)組成實(shí)驗(yàn)平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)[D]. 胡科.華東師范大學(xué) 2007
[4]八位CPU IP核的研究與設(shè)計(jì)[D]. 王喆.大連理工大學(xué) 2005



本文編號(hào)：3494591