隨著半導(dǎo)體與硬件電路技術(shù)的不斷發(fā)展,基于DSP處理器陣列的并行信息處理系統(tǒng)已經(jīng)廣泛應(yīng)用于國防、工業(yè)、生物、通信等領(lǐng)域,信息處理設(shè)備則越來越向小型化、通用化、高能效的方向發(fā)展。在面對不同的應(yīng)用領(lǐng)域,針對不同特點的信息類型時,系統(tǒng)可以根據(jù)具體應(yīng)用場景,實現(xiàn)計算資源最優(yōu)化的分配以及網(wǎng)絡(luò)最優(yōu)化架構(gòu)。這就要求圖像處理系統(tǒng)在運算能力強的同時,還需具備靈活高效的數(shù)據(jù)交互架構(gòu)以及完善的系統(tǒng)管理控制機制。本文設(shè)計了一種基于VPX標準的DSP陣列式綜合信息處理設(shè)備,該系統(tǒng)采用6片TMS320C6678實現(xiàn)系統(tǒng)峰值1.5TFLOPS或3.0TMACPS計算能力。系統(tǒng)內(nèi)部各個計算節(jié)點（DSP）、接口節(jié)點（FPGA）與主控節(jié)點（SoC）之間互聯(lián)是通過以SRIO交換芯片為核心的單星型網(wǎng)絡(luò)實現(xiàn)的。系統(tǒng)內(nèi)各個計算節(jié)點的SRIO端口具有端口帶寬適應(yīng)功能,較業(yè)界現(xiàn)有解決方案具有更高的靈活性與兼容性。本文還提出了Layer-2千兆以太網(wǎng)交換在VPX系統(tǒng)中的設(shè)計方法。系統(tǒng)內(nèi)部采用千兆以太網(wǎng)來實現(xiàn)輔助數(shù)據(jù)傳輸、在線引導(dǎo)以及系統(tǒng)監(jiān)控等功能。采用Layer-2層數(shù)據(jù)通信,較現(xiàn)有解決方案具有簡化的硬件電路組成,更小的PCB布局空間以... 

【文章來源】：北京工業(yè)大學(xué)北京市 211工程院校

【文章頁數(shù)】：121 頁

【學(xué)位級別】：碩士

【部分圖文】：

系統(tǒng)架構(gòu)框圖

標準 VPX 系統(tǒng)支持四線制系統(tǒng)管[3:0]可以根據(jù)系統(tǒng)功能要求分配為 I2C、SMBUS 或展區(qū)域方面，拓展功能是標準 VPX 的選配功能�？上到y(tǒng)內(nèi)部加入一些閉環(huán)調(diào)試接口或預(yù)留一些 IO 用于實現(xiàn)基本功能的前提下，還要提供符合 VPX 標準規(guī)IO 網(wǎng)絡(luò)架構(gòu)設(shè)計口協(xié)議選擇網(wǎng)絡(luò)拓撲更加靈活的SRIO作為系統(tǒng)內(nèi)部要的數(shù)據(jù)傳輸和在線加載的程序下發(fā)功能。SRIO 在RIO Specification 2.0 標準為主[10]，包括 Ti Keysto SoC、IDT SRIO 交換芯片與 PCI-E 橋芯片均支持 S為三層，包括物理層、通用傳輸層與邏輯層[11]，如下

卡和三塊雙片 DSP 信息處理板卡。系統(tǒng) SRIO 端口及帶寬需求與分配如下表：表 2-1 各個板卡 SRIO 端口分配Table 2-1 Each board SRIO port assignment板卡名稱 SRIO 端口數(shù)量 SRIO 端口帶寬 通道速率雙片 DSP 信息處理板 2、4、6 X4、X2、X2 和 X1 5GbpsCPU 系統(tǒng)監(jiān)測板卡 1 X4 5Gbps預(yù)留接口板卡 1 X2 5Gbps預(yù)留接口板卡 1 X1 5Gbps預(yù)留接口板卡 1 X1 5Gbps背板預(yù)留了接口板卡槽位與混合信號信息處理板卡的槽位，可根據(jù)不同應(yīng)用場景添加對應(yīng)的接口板卡或混合信號（射頻、模擬）基帶信息處理板卡。系統(tǒng)整體的網(wǎng)絡(luò)架構(gòu)如下圖：

【參考文獻】：
期刊論文
[1]基于TSI721的PCIe to SRIO橋電路設(shè)計與實現(xiàn)[J]. 王浩宇.  信息通信. 2018(01)
[2]基于DDR3高速電路拓撲結(jié)構(gòu)的優(yōu)化與仿真[J]. 孫靜,黃文清.  計算機應(yīng)用與軟件. 2017(02)
[3]用傳輸線的互容與互感來研究串?dāng)_[J]. 靳皓,劉源,常若葵.  電子技術(shù)與軟件工程. 2014(19)
[4]基于CPS1848的SRIO總線交換模塊設(shè)計[J]. 馬友科.  無線電工程. 2014(10)
[5]高速背板互連的信號完整性仿真方法[J]. 孔繁,盛衛(wèi)星,馬曉峰,韓玉兵.  系統(tǒng)工程與電子技術(shù). 2014(10)
[6]高速信號過孔對信號影響因素研究[J]. 余凱,胡新星,劉豐,華炎生.  印制電路信息. 2014(06)
[7]過孔多余短柱對信號完整性的影響[J]. 王紅飛,陳蓓.  印制電路信息. 2013(04)
[8]過孔阻抗控制及其對信號完整性的影響[J]. 王紅飛,李志東,喬書曉.  印制電路信息. 2012(04)
[9]高速互連設(shè)計中耦合微帶線間的串?dāng)_分析[J]. 劉永勤.  河南科學(xué). 2010(05)
[10]高速PCB電源完整性研究[J]. 白同云.  中國電子科學(xué)研究院學(xué)報. 2006(01)

碩士論文
[1]動態(tài)可重構(gòu)圖像處理機背板與交換系統(tǒng)研制[D]. 張重陽.北京工業(yè)大學(xué) 2016
[2]基于TMS320C6678的32核DSP陣列處理板設(shè)計及實現(xiàn)[D]. 何剛.電子科技大學(xué) 2016
[3]基于JTAG的多核DSP調(diào)試系統(tǒng)的研究與實現(xiàn)[D]. 姚文星.中國民航大學(xué) 2014
[4]RapidIO協(xié)議在圖像處理系統(tǒng)中的應(yīng)用研究[D]. 寧賽男.中國科學(xué)院研究生院(長春光學(xué)精密機械與物理研究所) 2013
[5]高速通信背板信號完整性和電磁兼容研究[D]. 張鍵洋.中南大學(xué) 2013
[6]高速數(shù)�；旌想娐沸盘柾暾苑治雠cPCB設(shè)計[D]. 李小榮.杭州電子科技大學(xué) 2010



本文編號：3447179