以VLSI為代表的現(xiàn)代半導(dǎo)體工藝技術(shù)單方面的進(jìn)步已經(jīng)很難滿足微處理器性能發(fā)展的需求,促使微處理器體系結(jié)構(gòu)出現(xiàn)了重大的革新,即以“橫向擴(kuò)展”為特征的多核處理器成為了主流發(fā)展方向。多核技術(shù)的出現(xiàn)使得微處理器的性能得到了顯著的提高,同時(shí)對(duì)存儲(chǔ)系統(tǒng)的設(shè)計(jì)與技術(shù)進(jìn)步提出了更高的要求。高速緩存Cache一直是處理器內(nèi)的核心部件,也是決定處理器系統(tǒng)性能的關(guān)鍵因素之一。處理器與主存間的速度差距在多核結(jié)構(gòu)下更為突出,改善存儲(chǔ)層的結(jié)構(gòu)設(shè)計(jì)以及探索高效的管理調(diào)度技術(shù)以提高Cache資源效率便成了多核處理器研究領(lǐng)域中的一個(gè)熱點(diǎn)。同時(shí),為研究多核處理器技術(shù)而發(fā)展出的多核處理器系統(tǒng)模擬平臺(tái)也正在不停地創(chuàng)新和發(fā)展中。所以本文圍繞多核處理器體系結(jié)構(gòu)、多核處理器模擬系統(tǒng)M5和Cache存儲(chǔ)層的相關(guān)優(yōu)化技術(shù)開(kāi)展了深入的研究。首先分析各種典型多核處理器的體系結(jié)構(gòu)。在基于Cache存儲(chǔ)層結(jié)構(gòu)的多核處理器分類(lèi)研究中發(fā)現(xiàn):采用共享緩存的多核處理器芯片CMP （Chip Multi Processor）結(jié)構(gòu)具有資源利用率高、擴(kuò)展性強(qiáng)、能耗低等優(yōu)點(diǎn),是目前多核處理器架構(gòu)的主流發(fā)展趨勢(shì)。所以本文選擇共享高速緩存Cache的多核處理器C... 

【文章來(lái)源】：重慶大學(xué)重慶市 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：160 頁(yè)

【學(xué)位級(jí)別】：博士

【文章目錄】：
摘要
ABSTRACT
1 緒論
    1.1 研究工作背景
        1.1.1 VLSI 及微處理器技術(shù)發(fā)展趨勢(shì)
        1.1.2 多核處理器的發(fā)展與挑戰(zhàn)
        1.1.3 多核架構(gòu)對(duì)處理器cache 技術(shù)的影響
    1.2 國(guó)內(nèi)外相關(guān)研究現(xiàn)狀
        1.2.1 NoC 多核互連通信結(jié)構(gòu)研究
        1.2.2 多核處理器中Cache 存儲(chǔ)優(yōu)化技術(shù)
        1.2.3 分布式Cache 數(shù)據(jù)前瞻技術(shù)
    1.3 論文主要研究?jī)?nèi)容及創(chuàng)新點(diǎn)
    1.4 論文的組織結(jié)構(gòu)
2 多核處理器體系結(jié)構(gòu)分析
    2.1 SMT、CMP 與CMT
    2.2 多核處理器結(jié)構(gòu)體系分類(lèi)
        2.2.1 同構(gòu)與異構(gòu)CMP
        2.2.2 共享與私有二級(jí)緩存CMP
    2.3 本章小結(jié)
3 多核處理器 Cache 存儲(chǔ)層技術(shù)研究
    3.1 Cache 結(jié)構(gòu)與工作方式
    3.2 分布存儲(chǔ)一致性機(jī)制
        3.2.1 基于監(jiān)聽(tīng)Snoop-Based 一致性協(xié)議
        3.2.2 基于目錄Directory-Based 一致性協(xié)議
    3.3 Cache 抖動(dòng)與公平性研究
        3.3.1 Cache 抖動(dòng)問(wèn)題
        3.3.2 Cache 分配公平性分析
    3.4 Cache 替換策略與調(diào)度
        3.4.1 傳統(tǒng)單核處理器Cache 替換算法
        3.4.2 多核處理器中的Cache 調(diào)度與管理策略
        3.4.3 完全公平調(diào)度CFS 與高速緩存公平調(diào)度
    3.5 Cache 層相關(guān)技術(shù)研究與分析
        3.5.1 擴(kuò)展組索引緩存ESC
        3.5.2 緩存協(xié)作 CC 和動(dòng)態(tài)溢出與接收DSR
        3.5.3 三維疊層3D-Stacked 存儲(chǔ)
    3.6 本章小結(jié)
4 性能評(píng)估模型與 M5 測(cè)試
    4.1 基于“執(zhí)行-傳送”關(guān)系的分析模型
        4.1.1 ETAM 單核處理器Cache 層分析模型
        4.1.2 擴(kuò)展的EETAM 多核處理器分析模型
        4.1.3 模型參數(shù)評(píng)估
    4.2 模塊化模擬系統(tǒng) M5 與測(cè)試基準(zhǔn)
        4.2.1 M5 模塊化模擬系統(tǒng)平臺(tái)
        4.2.2 M5-ALPHA 處理器芯片及結(jié)構(gòu)
        4.2.3 基準(zhǔn)測(cè)試程序集SPEC CPU 2006
    4.3 M5 模擬系統(tǒng)的測(cè)試實(shí)驗(yàn)
        4.3.1 Pseudo-LRU 等替換算法仿真
        4.3.2 測(cè)試實(shí)驗(yàn)及結(jié)果分析
    4.4 本章小結(jié)
5 共享 Cache 的衍生插入與提升策略 HPIP 調(diào)度設(shè)計(jì)
    5.1 緩存異常行為分析
        5.1.1 “死塊”Dead-Block 現(xiàn)象
        5.1.2 多核共享Cache 的沖突與污染
    5.2 LIP 替換算法的分析與優(yōu)化
        5.2.1 LIP 與LRU 緩存替換算法比較
        5.2.2 基于LIP 算法的性能優(yōu)化
        5.2.3 實(shí)驗(yàn)結(jié)果與分析
    5.3 多核處理器衍生插入與提升策略HPIP 緩存調(diào)度設(shè)計(jì)
        5.3.1 Cache 調(diào)度的選擇、插入與提升分解
        5.3.2 共享緩存?zhèn)尉�程獨(dú)立的HPIP 算法設(shè)計(jì)
        5.3.3 多線程Cache 的調(diào)度實(shí)例對(duì)比
        5.3.4 面向處理器性能與共享Cache 效率的實(shí)驗(yàn)與分析
        5.3.5 面向共享緩存公平性的實(shí)驗(yàn)與分析
    5.4 本章小結(jié)
6 線程感知?jiǎng)討B(tài)插入 TADIP 自適應(yīng)機(jī)制研究
    6.1 基于Cache 需求特征的應(yīng)用分類(lèi)
    6.2 共享緩存的TADIP 自適應(yīng)機(jī)制
        6.2.1 動(dòng)態(tài)插入選擇機(jī)制DIP
        6.2.2 線程獨(dú)立的TADIP-I 機(jī)制
        6.2.3 線程反饋的TADIP-F 機(jī)制
    6.3 自適應(yīng)策略選擇機(jī)制APE 設(shè)計(jì)
        6.3.1 基于核個(gè)數(shù)的APE 與監(jiān)測(cè)模塊MRM 設(shè)計(jì)
        6.3.2 互補(bǔ)競(jìng)爭(zhēng)Cache 采樣分組選擇方案
        6.3.3 專(zhuān)用競(jìng)爭(zhēng)分組SD 的數(shù)量分析與論證
    6.4 模擬實(shí)驗(yàn)與分析
    6.5 本章小結(jié)
7 總結(jié)與展望
    7.1 工作總結(jié)
    7.2 后續(xù)工作的展望
致謝
參考文獻(xiàn)
附錄
    A. 作者攻讀博士學(xué)位期間發(fā)表或錄用的論文
    B. 作者在攻讀博士學(xué)位期間參加的科研項(xiàng)目
    C. 作者在攻讀博士學(xué)位期間參加的學(xué)術(shù)活動(dòng)


【參考文獻(xiàn)】：
期刊論文
[1]片上多核處理器共享Cache劃分的公平性研究[J]. 方娟,蒲江,張欣.  計(jì)算機(jī)工程與設(shè)計(jì). 2010(15)
[2]DOOC:一種能夠有效消除抖動(dòng)的軟硬件合作管理Cache[J]. 吳俊杰,楊學(xué)軍,曾坤,張百達(dá),馮權(quán)友,劉光輝,唐玉華.  計(jì)算機(jī)研究與發(fā)展. 2008(12)
[3]面向CMP體系結(jié)構(gòu)的二級(jí)CACHE替換算法設(shè)計(jì)[J]. 張駿,樊曉椏,劉松鶴.  小型微型計(jì)算機(jī)系統(tǒng). 2007(12)
[4]一種嵌入式處理器的動(dòng)態(tài)可重構(gòu)Cache設(shè)計(jì)[J]. 張毅,汪東升.  計(jì)算機(jī)工程與應(yīng)用. 2004(08)
[5]簡(jiǎn)單訪問(wèn)模式下假共享Cache行抖動(dòng)的消除[J]. 金國(guó)華,陳福接.  計(jì)算機(jī)學(xué)報(bào). 1994(06)



本文編號(hào)：3442125